REGISTRO de CAMBIO de 8 bits de la LÓGICA del PODER del microprocesador del circuito integrado de TPIC6595N

REGISTRO de CAMBIO de 8 bits de la LÓGICA del PODER

►Ω bajo 1,3 del rDS (encendido)…

►Energía típica… 75 mJ de la avalancha

►Ocho salidas del transistor del poder DMOS de 250-mA

►Corriente continua

►1.5-A pulsó actual por

►Voltaje de la abrazadera de la salida de la salida en 45 V

►Los dispositivos son Cascadable

►Bajo consumo de energía

descripción

El TPIC6595 es un registro de cambio de 8 bits del poder monolítico, de alto voltaje, de gran intensidad diseñado para el uso en los sistemas que requieren poder relativamente alto de la carga. El dispositivo contiene una abrazadera de voltaje incorporada en las salidas para la protección transitoria inductiva. Los usos del conductor del poder incluyen las retransmisiones, los solenoides, y otras cargas medio-actuales o de alto voltaje.

Este dispositivo contiene un de 8 bits serial-en, el registro de cambio paralelo-hacia fuera que alimenta un D-tipo de 8 bits registro de almacenamiento. Transferencias de datos a través del cambio y de los registros de almacenamiento en el borde de levantamiento del reloj del cambio-registro (SRCK) y del reloj del registro (RCK) respectivamente. Los datos de las transferencias del registro de almacenamiento al almacenador intermediario de salida cuando el shiftregister despeja (SRCLR) son altos. Cuando SRCLR es bajo, se despeja el registro de cambio de la entrada. Cuando la salida permite el (G) se sostiene alto, todos los datos en los almacenadores intermediarios de salida se llevan a cabo bajo y todas las salidas del dren están apagadas. Cuando G se lleva a cabo bajo, los datos del registro de almacenamiento son transparentes a los almacenadores intermediarios de salida. La salida serial (SALIDA de SER) permite conectar en cascada de los datos del registro de cambio a los dispositivos adicionales.

Las salidas son capacidad actual del bajo-lado, de los transistores del abierto-dren DMOS con grados de la salida de 45 V y del fregadero continuo 250-mA. Cuando los datos en los almacenadores intermediarios de salida son bajos, las salidas del DMOS-transistor están apagadas. Cuando los datos son altos, las salidas del DMOS-transistor tienen capacidad actual del fregadero

Los pernos separados de la tierra del nivel del poder y de la lógica se proporcionan para facilitar flexibilidad de sistema máxima. Los pernos 1, 10, 11, y 20 internamente están conectados, y cada perno se deben externamente conectar con la tierra del sistema eléctrico para minimizar inductancia parásita. Una conexión monopunto entre el perno 19, la tierra de la lógica (LGND), y los pernos 1, 10, 11, y 20, argumentos del poder (PGND), debe externamente ser hecha de una forma que reduce interferencia entre la lógica y los circuitos de la carga.

El TPIC6595 se caracteriza para la operación sobre la gama de temperaturas de funcionamiento de caso – de 40°C a 125°C

diagrama esquemático de entradas y de salidas