Balanceo dual de Jk con los dispositivos Pin Compatible bujía métrica 74HC107N de Chip High Speed Si-Gate Cmos del circuito integrado del reset
chip in electronics
,integrated components
Balanceo dual de JK con el reset; disparador del negativo-borde 74HC/HCT107
CARACTERÍSTICAS
• Capacidad de la salida: estándar
• Categoría ICC: balanceos
DESCRIPCIÓN GENERAL
Los 74HC/HCT107 son dispositivos de alta velocidad de la Si-puerta Cmos y son perno compatible con la energía baja Schottky TTL (LSTTL). Se especifican de acuerdo con no. estándar 7A de JEDEC. Los 74HC/HCT107 son negativo-borde dual accionaron el JK-tipo balanceos que ofrecen entradas individuales de J, de K, del reloj (nCP) y del reset (nR); salidas también complementarias de Q y de Q. Las entradas de J y de K deben ser una hora puesta estable antes de la transición Alto-a-BAJA del reloj para la operación fiable. El reset (nR) es una entrada BAJA activa asincrónica. Cuando BAJO, omite el reloj y las entradas de datos, forzando el PUNTO BAJO de la salida de Q y el ALTO de la salida de Q. la acción del Schmitt-disparador en la entrada de reloj hace el circuito altamente tolerante a una subida del reloj y a tiempos de caída más lentos.
| PIN NO. | SÍMBOLO | NOMBRE Y FUNCIÓN |
| 1, 8, 4, 11 | 1J, 2J, 1K, 2K | entradas síncronas; balanceos 1 y 2 |
| 2, 6 | 1Q, 2Q | salidas del balanceo del complemento |
| 3, 5 | 1Q, 2Q | salidas verdaderas del balanceo |
| 7 | Tierra | tierra (0 V) |
| 12, 9 | 1CP, 2CP | entrada de reloj (Alto-a-BAJO, borde-accionado) |
| 13, 10 | 1R, 2R | entradas de reset asincrónicas (PUNTO BAJO activo) |
FORMAS DE ONDA DE LA CA

