Chips CI electrónicos 8-Mbit (512K x 16) RAM estático de CY62157EV30LL-45BVXI

CY62157EV30 MoBL®

8-Mbit (512K x 16) RAM estático

Características

• Paquete de TSOP I configurable como 512K x 16 o como el 1M x 8 SRAM

• Velocidad: 45 ns

• Gama ancha del voltaje: 2.20V-3.60V

• Pin compatible con CY62157DV30

• Poder espera ultrabajo

— Corriente espera típica: µA 2

— Corriente espera máxima: µA 8 (industrial)

• Poder activo ultrabajo

— Corriente activa típica: 1,8 mA @ f = 1 megaciclo

• Extensión de memoria fácil con las características de CE1, de CE2, y de OE

• Poder automático abajo cuando está no reelegido como candidato

• Cmos para la velocidad y el poder óptimos

• Disponible en 48 la bola Pb-libre y no Pb-libre VFBGA,

44 perno Pb-libre TSOP II y 48 perno TSOP que empaqueto

Descripción funcional ^[1]

El CY62157EV30 es un alto rendimiento Cmos RAM estático organizado como palabras 512K por 16 pedazos. Este dispositivo ofrece diseño de circuito avanzado para proporcionar la corriente activa ultrabaja. Esto es ideal para proporcionar más batería Life™ (MoBL®) en usos portátiles tales como teléfonos portátiles. El dispositivo también tiene un poder automático abajo de la característica que reduce perceptiblemente el consumo de energía cuando las direcciones no están conectando. Ponga el dispositivo en modo espera cuando está no reelegido como candidato (el CE₁ ALTO o PUNTO BAJO_del CE₂ o BHE y BLE es ALTO). Los pernos de la entrada o de la salida (IO₀ a IO₁₅)se colocanenunaltoestadode laimpedanciacuándo:

• No reelegido como candidato (CE₁ALTOo PUNTO BAJO_delCE₂)

• Las salidas son discapacitadas (el ALTO de OE)

• El alto del byte permite y el byte Enable baja es discapacitado (ALTO de BHE, de BLE)

• Escriba la operación es activo (CE₁ PUNTO BAJO, ALTO_del CE₂ y NOSOTROS BAJOS)

Para escribir al dispositivo, tome a Chip Enable (CE₁ PUNTO BAJO y ALTO_del CE₂) y escriba permiten entradas (NOSOTROS) BAJO. Si el punto bajo del byte permite (BLE) está BAJO, entonces los datos de los pernos del IO (IO₀ a IO₇)se escribeenlaubicaciónespecificadaenlospernosde ladirección(A₀ a A₁₈). Sielaltodelbytepermite(BHE)estáBAJO, entonceslosdatosde lospernosdelIO(IO₈ a IO₁₅)se escribeenlaubicaciónespecificadaenlospernosde ladirección(A₀ a A₁₈).

Para leer en el dispositivo, tome a Chip Enable (CE₁ PUNTO BAJO y ALTO_del CE₂) y la salida permite el PUNTO BAJO (OE) mientras que fuerza escribe permite (NOSOTROS) ARRIBA. Si el punto bajo del byte permite (BLE) está BAJO, entonces los datos de la posición de memoria especificada por los pernos de la dirección aparece en IO₀ a IO₇. Sielaltodelbytepermite(BHE)estáBAJO, despuéslosdatosde lamemoriaaparecenenIO₈ a IO₁₅.

Bloque diagrama de la lógica

Notas 1. Para las recomendaciones de la mejor práctica, refiera por favor a la nota de uso de Cypress AN1064, instrucciones del sistema de SRAM

Grados máximos

Exceder grados máximos puede acortar la vida de batería del dispositivo. Las instrucciones del usuario no se prueban.

Temperatura de almacenamiento ......................................................................... – 65°C a + 150°C

Temperatura ambiente con el poder ........................................... – 55°C aplicado a + 125°C

Voltaje de fuente para moler el potencial ................................ – 0.3V a 3.9V (VCCmax + 0.3V)

Voltaje de DC aplicado a las salidas en el alto-z estado ^{[6, 7]} ......... – 0.3V a 3.9V (VCCmax + 0.3V)

Voltaje de entrada CC ^{[6, 7]} .................................................... – 0.3V a 3.9V (VCC máximo + 0.3V)

Corriente de salida en las salidas (PUNTO BAJO) ....................................................................... 20 mA

Voltaje de la descarga estática ....................................... > 2001V (MIL-STD-883, método 3015)

Trabe encima ............................................................................................... de los > 200 mA actual

Oferta común (venta caliente)