Puerta de NAND electrónica de la entrada de 74HC00D IC Chips Quad 2
electronic integrated circuit
,linear integrated circuits
74HC00; 74HCT00
Puerta de NAND de la entrada del patio 2
CARACTERÍSTICAS
• Cumple con no. estándar 8-1A de JEDEC
• Protección del ESD:
HBM EIA/JESD22-A114-A excede 2000 V
El milímetro EIA/JESD22-A115-A excede 200 V
• De −40 a +85 °C especificado y −40 a +125 °C.
DESCRIPCIÓN
Los 74HC00/74HCT00 son dispositivos de alta velocidad de la Si-puerta Cmos y son perno compatible con la energía baja Schottky TTL (LSTTL). Se especifican de acuerdo con no. estándar 7A de JEDEC.
Los 74HC00/74HCT00 proporcionan la función de 2 entradas NAND.
DATOS DE REFERENCIA RÁPIDA
TIERRA = 0 V; Tamb = °C 25; tr = tf = 6 ns.
| SÍMBOLO | PARÁMETRO | CONDICIONES | TÍPICO | UNIDAD | |
| 74HC00 | 74HCT00 | ||||
| tPHL/tPLH | nA del retraso de propagación, NOTA al nY | CL = 15 PF; VCC = 5 V | 7 | 10 | ns |
| Ci | capacitancia de la entrada | 3,5 | 3,5 | PF | |
| CPD | capacitancia de la disipación de poder por la puerta | notas 1 y 2 | 22 | 22 | PF |
Notas
1. El CPD se utiliza para determinar la disipación de poder dinámica (paladio en µW).
× VCC del paladio = del CPD × del fi de 2 × N + Σ (× 2 FO del × VCC del CL) dónde:
frecuencia del fi = de la entrada en el megaciclo;
frecuencia de las FO = de la salida en el megaciclo;
Capacitancia de la carga del CL = de la salida en el PF;
VCC = voltaje de fuente en voltios;
N = salidas que cambian de la carga total;
Σ (× FO del × VCC2 del CL) = suma de las salidas.
2. Para 74HC00 la condición es VI = tierra a VCC.
Para 74HCT00 la condición es VI = tierra VCC al − 1,5 V.
Tipo de conexión Fig.1 DIP14, SO14 y (T) SSOP14.
Tipo de conexión Fig.2 DHVQFN14. Diagrama de lógica Fig.3 (una puerta).
Diagrama de la función Fig.4. Símbolo de lógica del IEC Fig.5.