Circuito integrado Chip New de MC9S08LC60LK y microcontroladores originales

MC9S08LC60 ofrece

unidad central de proceso de 8 bits HCS08 (CPU)

• CPU de 40-MHz HCS08
• Sistema de instrucción HC08 con la instrucción añadida de BGND
• Sistema de la eliminación de errores del fondo
• Capacidad del punto de desempate para permitir el solo ajuste del punto de desempate durante el depuración del en-circuito (más dos más puntos de desempate en-microprocesador elimine errores del módulo)
• El emulador del En-circuito (HIELO) elimina errores del módulo que contiene dos comparadores y nueve modos del disparador. Ocho primero en entrar, primero en salir profundo para almacenar direcciones del cambio-de-flujo y datos del acontecimiento-solamente. El HIELO elimina errores de puntos de desempate de la etiqueta y de la fuerza de las ayudas del módulo.
• Ayuda para hasta 32 fuentes de la interrupción/del reset

Opciones de la memoria

• Memorias Flash programables del en-circuito dual del en-microprocesador con la protección y opciones de seguridad del bloque; opciones 60K y 36K disponibles
• Programa/borrado de un arsenal DE DESTELLO mientras que ejecuta de otro
• memoria de acceso aleatorio del En-microprocesador (RAM); opciones 4K y 2.5K disponibles

Características del Poder-ahorro

• Espera más tres paradas
• Neutralización del software del monitor y de la interrupción de baja tensión (LVI) del reloj para la corriente más baja de la parada
• funciones Software-generadas del reloj en tiempo real (RTC) usando la interrupción en tiempo real (RTI)

Fuente configurable del reloj

• Las opciones de la fuente del reloj incluyen el cristal, resonador, reloj externo, o internamente generaron el reloj con el ajuste de la memoria permanente de la precisión (MNV)
• Función automática del monitor del reloj

Protección de sistema

• Ordenador opcional que actúa correctamente el reset (del POLI)
• Detección de baja tensión con el reset o la interrupción
• Detección ilegal del opcode con el reset

Opciones del paquete

• paquete plano del patio discreto 64-pin (LQFP)
• 80-pin LQFP

Periférico

• LCD (conductor de la pantalla de cristal líquido) — Compatible con las exhibiciones de cristal de 5-V o de 3-V LCD; funcional en espera y los modos de baja potencia stop3; configuraciones a elección del frontplane y de la placa madre:
  • – 4 x 40 o 3 x 41 (paquete 80-pin)
  • – 4 x 32 o 3 x 33 (paquete 64-pin)
• ACMP (comparador análogo) — opción a comparar al voltaje interno de la referencia; la salida es software a elección ser conducido a la captura de la entrada TPM1 del canal 0.
• ADC (convertidor de analógico a digital) — 8 el canal, 12 - mordió con automático comparan la función, la fuente asincrónica del reloj, el sensor de temperatura y el canal interno de la referencia del bandgap. El ADC es hardware triggerable usando el contador del RTI.
• SCI (interfaz de comunicaciones seriales) — modo de un solo hilo disponible
• SPI1 y SPI2 — Dos módulos de interfaz periférico seriales
• KBI — Dos 8 módulos de la interrupción del teclado del perno con el borde de levantamiento del software o que cae a elección detectan
• IIC — módulo Inter-integrado del autobús del circuito capaz de la operación hasta 100 Kbps con el cargamento máximo del autobús; capaz de baudrates más altos con la carga reducida
• TPM1 y TPM2 — Dos los contadores de tiempo/moduladores de la anchura de impulso con la captura a elección de la entrada, salida comparan, y borde-alinearon capacidad de PWM en cada canal. Cada módulo del contador de tiempo se puede configurar para PWM protegido, centrado (CPWM) en todos los canales.

Entrada-salida

• Hasta 24 pernos de fines generales de la entrada-salida (entrada-salida); incluye dos pernos de la salida-solamente y un perno de la entrada-solamente
• Pullups a elección del software en los puertos cuándo usados como entrada. La selección está sobre una base mordida puerto individual.
• Control de tarifa de ciénaga a elección del software en puertos cuándo utilizado como salidas (la selección está sobre una base individual del pedazo del puerto)
• Control a elección de la fuerza de la impulsión del software en puertos cuándo utilizado como salidas (la selección está sobre una base individual del pedazo del puerto)
• Pullup interno en el perno del RESET y de IRQ para reducir coste de sistema del cliente

Grados máximos absolutos

1. La entrada debe ser corriente limitada al valor especificó. Para determinar el valor del resistor actual-limitador requerido, calcular los valores de la resistencia para los voltajes de la abrazadera del positivo (VDD) y de la negativa (VSS), después utiliza el más grande de los dos valores de la resistencia.
2. Todos los pernos funcionales de la no-fuente internamente se afianzan con abrazadera al VSS y a VDD.
3. La fuente de alimentación debe mantener la regulación dentro de actuar la gama de VDD durante condiciones actuales instantáneas y de funcionamientos del máximo. Si la corriente de inyección positiva (VIn > VDD) es mayor que IDD, la corriente de inyección puede salir a raudales de VDD y podría dar lugar a la salida de la fuente de la alimentación externa de la regulación. Asegúrese que la carga externa de VDD desvíe la corriente de inyección mayor que máxima actual. Éste será el riesgo más grande cuando el MCU no está consumiendo poder. Los ejemplos son: si no hay reloj de sistema presente, o si la tarifa de reloj es muy baja que reduciría el consumo de energía total.

Cuadro 1. serie MC9S08LC60 en paquete de 80-Pin LQFP

Cuadro 2. serie MC9S08LC60 en paquete de 64-Pin LQFP

Nota: VREFH/VREFL internamente están conectados con VDDAD/VSSAD en el paquete de 64 pernos.