Circuito integrado Chip Complete Data Sheet XC3S400-4PQG208C de la familia de Spartan-3 FPGA

Familia de Spartan™-3 FPGA: Hoja de datos completa

Características
• Costo muy bajo, solución de alto rendimiento de la lógica para los usos en grandes cantidades, orientados para el consumidor
- Densidades de hasta 74.880 células de la lógica
- Tres carriles del poder: para la base (1.2V), I/Os (1.2V a 3.3V), y los propósitos auxiliares (2.5V)
• Señalización de SelectIO™
- Hasta 784 pernos de la entrada-salida
- Tasa de transferencia de 622 datos de Mb/s por la entrada-salida
- 18 estándares de terminación única de la señal
- 6 estándares de la entrada-salida del diferencial incluyendo LVDS, RSDS
- Terminación por impedancia de control digital
- Oscilación de la señal que se extiende de 1.14V a 3.45V
- Ayuda doble de la tarifa de datos (RDA)
• Recursos de la lógica
- Células abundantes de la lógica con capacidad del registro de cambio
- Multiplexores anchos
- Rápido anticipe para llevar lógica
- 18 x 18 multiplicadores dedicados
- Lógica de JTAG compatible con IEEE 1149.1/1532
• Memoria jerárquica de SelectRAM™
- Hasta 1.872 Kbits del bloque total RAM
- Hasta 520 Kbits de RAM distribuido total
• Encargado de reloj de Digitaces (hasta cuatro DCMs)
- Eliminación oblicua del reloj
- Síntesis de la frecuencia
- Defasador de alta resolución
• Ocho líneas globales del reloj y encaminamiento abundante
• Apoyado completamente por el sistema de desarrollo de Xilinx ISE
- Síntesis, trazado, colocación y encaminamiento
• Procesador de MicroBlaze™, PCI, y otros corazones
• opciones de empaquetado Pb-libres
• Familia de baja potencia de Spartan-3L y opciones automotrices de la familia de Spartan-3 XA

Características eléctricas de DC
En esta sección, las especificaciones se pueden señalar como anticipadas, preliminares, o producción. Se definen estos términos como sigue:

Avance: Las estimaciones iniciales se basan en la simulación, la caracterización temprana, y/o la extrapolación de las características de otras familias. Los valores están conforme a cambio. Uso como estimaciones, no para la producción.

Preliminar: De acuerdo con la caracterización. Otros cambios no se esperan.

Producción: Se aprueban estas especificaciones una vez que el silicio se ha caracterizado sobre porciones numerosas de la producción. Los valores de parámetro se consideran estables sin los cambios futuros esperados.

Todos los límites del parámetro son representante de las condiciones a lo peor del voltaje de fuente y de temperatura de empalme. Lo que sigue se aplica a menos que se indicare en forma diferente: Los valores de parámetro publicados en este módulo para aplicarse a todos los dispositivos Spartan™-3. Las características de la CA y de DC se especifican usando los mismos números para los grados comerciales e industriales. Todos los parámetros que representan voltajes se miden en cuanto a la tierra.

Algunas especificaciones enumeran diversos valores para uno o más mueren las revisiones. Todos los dispositivos actualmente disponibles Spartan-3 se clasifican como revisión 0. Las actualizaciones futuras a este módulo introducirán más lejos para morir las revisiones según las necesidades.

Si un Spartan-3 particular FPGA diferencia en comportamiento funcional o característica eléctrica de esta hoja de datos, esas diferencias se describen en un documento separado de las erratas. Los documentos de las erratas para Spartan-3 FPGAs son documentos vivos y son accesibles en línea.

Todas las especificaciones en este módulo también aplicarse a la familia de Spartan-3L (la versión de baja potencia de la familia Spartan-3). Refiera a la ficha técnica de Spartan-3L (DS313) para cualquier diferencia.

Cuadro 1: Grados máximos absolutos

Notas:
1. Las tensiones más allá de ésas enumeradas bajo grados máximos absolutos pueden causar daño permanente al dispositivo. Éstos son grados de la tensión solamente; la operación funcional del dispositivo en éstos o de ninguna otra condiciones más allá de ésos enumerados bajo condiciones de funcionamiento recomendadas no se implica. La exposición a las condiciones de los grados máximos absolutos por periodos de tiempo extendidos afecta al contrario a confiabilidad del dispositivo.

2. En general, los límites de VIN aplicarse a los componentes de DC y de CA de señales. Las soluciones simples del uso están disponibles que demostración cómo dirigir llegar más allá/aterrizaje corto así como alcanzar conformidad del PCI. Refiera a las notas de uso siguientes: “Diseño de la referencia del PCI de Virtex-II Pro™ y de Spartan-3 3.3V” (XAPP653) y “usando instrucciones de la entrada-salida 3.3V en un favorable diseño de Virtex-II” (XAPP659).

3. Toda la entrada-salida del usuario y poder de doble finalidad del drenaje de los pernos (DIN/D0, D1-D7, CS_B, RDWR_B, BUSY/DOUT, e INIT_B) del carril del poder de VCCO del banco asociado. Resolver el límite máximo de VIN se asegura de que los empalmes internos del diodo que existen entre cada uno de estos pernos y el carril de VCCO no se giran. El cuadro 5 especifica la gama de VCCO usada para determinar el límite máximo. Cuando VCCO está en su nivel de funcionamiento recomendado máximo (3.45V), VIN máximo es 3.95V. El voltaje máximo que evita la tensión del óxido es VINX = 4.05V. Mientras se resuelva la especificación máxima de VIN, la tensión del óxido no es posible.

4. Todo el poder dedicado del drenaje de los pernos (M0-M2, CCLK, PROG_B, HECHO, HSWAP_EN, TCK, TDI, TDO, y TMS) del carril de VCCAUX (2.5V). Resolver el límite máximo de VIN se asegura de que los empalmes internos del diodo que existen entre cada uno de estos pernos y el carril de VCCAUX no se giran. El cuadro 5 especifica la gama de VCCAUX usada para determinar el límite máximo. Cuando VCCAUX está en su nivel de funcionamiento recomendado máximo (2.625V), VIN máximo < 3="">
5. Para las instrucciones que sueldan, vea el “empaquetado del dispositivo y las características termales” en www.xilinx.com/bvdocs/userguides/ug112.pdf.