DS1230Y-150+ 256k SRAM permanente SS substituye a RAM Module IC

DS1230Y-150+ 256k SRAM permanente SS substituye a RAM Module IC

CARACTERÍSTICAS

10 años de retención mínima de los datos en ausencia de la alimentación externa

Los datos se protegen automáticamente durante apagón

¿? ¿Substituye 32k x 8 RAM estático, EEPROM o memoria Flash volátil?

¿Ilimitado escriba los ciclos?

¿Cmos de baja potencia?

Lectura y escribir tiempos de acceso más rápidamente que 70 ns

¿? ¿La fuente de energía del litio se desconecta eléctricamente para conservar frescura hasta que el poder se aplique por primera vez?

¿Por completo rango de operación VCC del ±10% (DS1230Y)?

¿Rango de operación del ±5% VCC opcional (DS1230AB)?

¿La gama de temperaturas industrial opcional de -40°C a +85°C, señaló el IND?

Paquete de la INMERSIÓN del perno del estándar 28 de JEDEC

¿? Nuevo paquete del módulo de PowerCap (PCM)

- Módulo directamente superficie-aumentable

- Broche reemplazable

- en PowerCap proporciona la batería de reserva del litio

- Pinout estandardizado para todos los productos permanentes de SRAM

- La característica de la separación en PowerCap permite retiro fácil usando un destornillador regular

DESCRIPCIÓN DEL PIN

A0 - A14 - entradas de la dirección

DQ0 - DQ7 - datos In/Data hacia fuera

CE - Chip Enable

NOSOTROS - Escriba permiten

OE - La salida permite

VCC - Poder (+5V)

Tierra - Tierra

NC - Ningún conecte

DESCRIPCIÓN

Los DS1230 256k SRAMs permanente son 262.144 mordidos, SRAMs completamente estático, permanente organizado como 32.768 palabras por 8 pedazos.

Cada nanovoltio SRAM tiene un conjunto de circuitos autónomo de la fuente y del control de energía del litio que supervise constantemente VCC para una condición de la hacia fuera-de-tolerancia.

Cuando ocurre tal condición, la fuente de energía del litio se enciende automáticamente y escribe la protección incondicional se permite prevenir el daño en los datos.

los dispositivos del Inmersión-paquete DS1230 se pueden utilizar en lugar de 32k existente x 8 espolones estáticos directamente conforme al estándar bytewide popular de la INMERSIÓN de 28 pernos.

Los dispositivos de la INMERSIÓN también hacen juego el pinout de 28256 EEPROMs, permitiendo la substitución directa mientras que aumentan funcionamiento. Los dispositivos DS1230 en el paquete del módulo del perfil bajo se diseñan específicamente para los usos del superficie-soporte.

No hay límite en el número de escribe los ciclos que pueden ser ejecutados y no se requiere ningún conjunto de circuitos de la ayuda adicional para la interconexión del microprocesador.

MODO LEÍDO

Los dispositivos DS1230 ejecutan un ciclo leído siempre que NOSOTROS (escriba permiten) están inactivos (alto) y CE (Chip Enable) y OE (la salida permite) son activos (bajo).

La dirección única especificada por las 15 entradas de la dirección (A0 - A14) define que de los 32.768 bytes de datos debe ser alcanzada. Los datos válidos estarán disponibles para los ocho conductores de la salida de datos dentro del tACC (tiempo de acceso) después de que la señal de entrada pasada de la dirección sea estable, proporcionando que los tiempos de acceso del CE y de OE (la salida permite) también están satisfechos.

Si OE y los tiempos de acceso del CE no se satisfacen, después el acceso a datos se debe medir del CE de la señal (o del OE de tarde-ocurrencia) y el parámetro limitador es cualquier tCO para el CE o el dedo del pie para OE bastante que el acceso de la dirección.

ESCRIBA EL MODO

Los dispositivos DS1230 ejecutan para escribir el ciclo siempre que las señales NOSOTROS y del CE sean activas (punto bajo) después de que las entradas de la dirección sean estables. El borde que cae de tarde-ocurrencia el CE o de NOSOTROS determinará el comienzo del escribe el ciclo.

Escriba el ciclo es terminado por el borde de levantamiento anterior el CE o de NOSOTROS. Todas las entradas de la dirección se deben mantener válidas en escriben el ciclo.

Debemos volver al alto estado por un tiempo mínimo de recuperación (tWR) antes de que otro ciclo pueda ser iniciado. La señal de control de OE se debe mantener inactiva (alto) durante escribe ciclos para evitar el argumento del autobús.

Sin embargo, si se permiten los conductores de la salida (CE y OE activos) entonces inhabilitaremos las salidas en tODW de su borde que cae.