Resumen de la familia Spartan-6

Descripción general
 
La familia Spartan®-6 brinda capacidades de integración de sistemas líderes con el costo total más bajo para aplicaciones de alto volumen.
 
La familia de trece miembros ofrece densidades ampliadas que van desde 3840 a 147 443 celdas lógicas, con la mitad del consumo de energía de las familias Spartan anteriores y una conectividad más rápida y completa.
 
Basada en una tecnología madura de proceso de cobre de baja potencia de 45 nm que ofrece el equilibrio óptimo entre coste, potencia y rendimiento, la familia Spartan-6 ofrece una nueva lógica de tabla de búsqueda (LUT) de 6 entradas y registro dual más eficiente y una amplia selección de bloques integrados a nivel de sistema.
 
Estos incluyen bloques de RAM de 18 Kb (2 x 9 Kb), segmentos DSP48A1 de segunda generación, controladores de memoria SDRAM, bloques mejorados de administración de reloj de modo mixto, tecnología SelectIO™, bloques transceptores seriales de alta velocidad con optimización de energía, bloques Endpoint compatibles con PCI Express®, Modos de administración de energía a nivel del sistema, opciones de configuración de detección automática y seguridad IP mejorada con protección AES y Device DNA.
 
Estas características brindan una alternativa programable de bajo costo a los productos ASIC personalizados con una facilidad de uso sin precedentes.Los FPGA Spartan-6 ofrecen la mejor solución para diseños lógicos de alto volumen, diseños DSP orientados al consumidor y aplicaciones integradas sensibles a los costos.
 
Los FPGA Spartan-6 son la base de silicio programable para plataformas de diseño específicas que ofrecen componentes integrados de software y hardware que permiten a los diseñadores centrarse en la innovación tan pronto como comienza su ciclo de desarrollo.
 
Resumen de las características de Spartan-6 FPGA
• Familia Spartan-6:
• Spartan-6 LX FPGA: Lógica optimizada
• Spartan-6 LXT FPGA: Conectividad serial de alta velocidad
• Diseñado para bajo costo
• Múltiples bloques integrados eficientes
• Selección optimizada de estándares de E/S
• Almohadillas escalonadas
 
• Paquetes de alambre de plástico de alto volumen
• Baja potencia estática y dinámica
• Proceso de 45 nm optimizado para costo y bajo consumo
• Modo de apagado de hibernación para energía cero
• El modo de suspensión mantiene el estado y la configuración con reactivación de pines múltiples, mejora del control
• Voltaje de núcleo de 1,0 V de menor potencia (LX FPGA, -1L solamente)
• Voltaje central de 1,2 V de alto rendimiento (FPGA LX y LXT, grados de velocidad -2, -3 y -4)
• Bancos de interfaz SelectIO™ multivoltaje y multiestándar
 
• Velocidad de transferencia de datos de hasta 1050 Mb/s por E/S diferencial
• Unidad de salida seleccionable, hasta 24 mA por pin
• Estándares y protocolos de 3,3 V a 1,2 VI/O
• Interfaces de memoria HSTL y SSTL de bajo costo
• Cumplimiento de intercambio en caliente
• Velocidades de respuesta de E/S ajustables para mejorar la integridad de la señal
• Transceptores serie GTP de alta velocidad en las FPGA LXT
 
• Hasta 3,125 Gb/s • Interfaces de alta velocidad que incluyen: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort y XAUI
• Bloque Endpoint integrado para diseños PCI Express (LXT)
• Soporte de tecnología PCI® de bajo costo compatible con la especificación de 33 MHz, 32 y 64 bits.
• Cortes DSP48A1 eficientes
• Procesamiento de señales y aritmética de alto rendimiento
 
• Multiplicador rápido de 18 x 18 y acumulador de 48 bits
• Capacidad de canalización y cascada
• Pre-agregador para ayudar a las aplicaciones de filtrado
• Bloques de controlador de memoria integrado
• Compatibilidad con DDR, DDR2, DDR3 y LPDDR
• Velocidades de datos de hasta 800 Mb/s (ancho de banda máximo de 12,8 Gb/s)
• Estructura de bus multipuerto con FIFO independiente para reducir los problemas de tiempo de diseño
• Abundantes recursos lógicos con mayor capacidad lógica
 
• Compatibilidad opcional con registro de desplazamiento o RAM distribuida
• Los LUT eficientes de 6 entradas mejoran el rendimiento y minimizan el consumo de energía
• LUT con flip-flops duales para aplicaciones centradas en tuberías
• RAM de bloque con una amplia gama de granularidad
• RAM de bloque rápido con habilitación de escritura de bytes
• Bloques de 18 Kb que se pueden programar opcionalmente como dos bloques RAM independientes de 9 Kb
 
• Mosaico de administración de reloj (CMT) para un rendimiento mejorado
• Bajo nivel de ruido, sincronización flexible
• Los administradores de reloj digital (DCM) eliminan la desviación del reloj y la distorsión del ciclo de trabajo
• Bucles de enganche de fase (PLL) para sincronización de bajo jitter
• Síntesis de frecuencia con multiplicación, división y cambio de fase simultáneos
 
• Dieciséis redes de relojes globales de baja asimetría
• Configuración simplificada, admite estándares de bajo costo
• Configuración de detección automática de 2 pines
• Amplia compatibilidad con flash NOR y SPI de terceros (hasta x4)
• Flash de plataforma Xilinx rico en funciones con JTAG
• Compatibilidad con MultiBoot para actualización remota con múltiples flujos de bits, usando protección de vigilancia
• Seguridad mejorada para la protección del diseño
• Identificador de ADN de dispositivo único para la autenticación de diseño
 

 
PARTE DEL EXISTENCIA