Microcontroladores de un solo chip de 16/32 bits; 32/64/512 kB ISP/IAP Flash con ADC y DAC de 10 bits LPC2138FBD64/01,11

Microcontroladores de un solo chip de 16/32 bits;32/64/128/256/512 kB ISP/IAP Flash con ADC y DAC de 10 bits

Descripción general

Los microcontroladores LPC2131/2132/2134/2136/2138 se basan en una CPU ARM7TDMI-S de 32/16 bits con emulación en tiempo real y soporte de rastreo incorporado, que combina el microcontrolador con 32 kB, 64 kB, 128 kB, 256 kB y 512 kB de memoria Flash integrada de alta velocidad.Una interfaz de memoria de 128 bits de ancho y una arquitectura de acelerador única permiten la ejecución de código de 32 bits a la máxima velocidad de reloj.Para aplicaciones de tamaño de código crítico, el modo Thumb alternativo de 16 bits reduce el código en más de un 30 % con una penalización mínima en el rendimiento.

Debido a su pequeño tamaño y bajo consumo de energía, estos microcontroladores son ideales para aplicaciones donde la miniaturización es un requisito clave, como el control de acceso y el punto de venta.Con una amplia gama de interfaces de comunicaciones en serie y opciones de SRAM en chip de 8/16/32 kB, son muy adecuados para puertas de enlace de comunicación y convertidores de protocolo, módems suaves, reconocimiento de voz e imágenes de gama baja, proporcionando un gran tamaño de búfer y alto poder de procesamiento.Varios temporizadores de 32 bits, ADC(s) de 8 canales de 10 bits simples o dobles, DAC de 10 bits, canales PWM y 47 líneas GPIO con hasta nueve pines de interrupción externos sensibles al borde o al nivel hacen que estos microcontroladores sean especialmente adecuados para control industrial y sistemas medicos

Características clave

■ Microcontrolador ARM7TDMI-S de 16/32 bits en un pequeño paquete LQFP64.

■ 8/16/32 kB de RAM estática en chip y 32/64/128/256/512 kB de memoria de programa Flash en chip.La interfaz/acelerador de 128 bits de ancho permite una operación de alta velocidad de 60 MHz.

■ Programación en el sistema/en la aplicación (ISP/IAP) a través del software de cargador de arranque en el chip.Borrado de un solo sector Flash o chip completo en 400 ms y programación de 256 bytes en 1 ms.

■ Las interfaces EmbeddedICE RT y Embedded Trace ofrecen depuración en tiempo real con el software RealMonitor en chip y seguimiento de alta velocidad de la ejecución de instrucciones.

■ Uno (LPC2131/32) o dos (LPC2134/36/38) convertidores A/D de 8 canales y 10 bits proporcionan un total de hasta 16 entradas analógicas, con tiempos de conversión tan bajos como 2,44 µs por canal.

■ Convertidor único D/A de 10 bits que proporciona una salida analógica variable (LPC2132/34/36/38).

■ Dos temporizadores/contadores de eventos externos de 32 bits (con cuatro canales de captura y cuatro de comparación cada uno), unidad PWM (seis salidas) y vigilancia.

■ Reloj en tiempo real de bajo consumo con alimentación independiente y entrada de reloj de 32 kHz dedicada.

■ Múltiples interfaces seriales que incluyen dos UART (16C550), dos buses I2C rápidos (400 kbit/s), SPI y SSP con almacenamiento en búfer y capacidades de longitud de datos variable.

■ Controlador de interrupción vectorial con prioridades configurables y direcciones vectoriales.

■ Hasta 47 pines de E/S de propósito general tolerantes a 5 V en un pequeño paquete LQFP64.

■ Hasta nueve pines de interrupción externos sensibles al borde o al nivel disponibles.

■ Reloj de CPU máximo de 60 MHz disponible desde PLL programable en chip con tiempo de establecimiento de 100 µs.

■ El oscilador integrado en el chip funciona con un cristal externo en un rango de 1 MHz a 30 MHz y con un oscilador externo de hasta 50 MHz.

■ Los modos de ahorro de energía incluyen inactivo y apagado.

■ Habilitación/deshabilitación individual de funciones periféricas, así como reducción de escala del reloj periférico para optimización de energía adicional.

■ Activación del procesador desde el modo de apagado a través de una interrupción externa o BOD.

■ Chip de fuente de alimentación individual con circuitos POR y BOD:

◆ Rango de voltaje operativo de la CPU de 3,0 V a 3,6 V (3,3 V ± 10 %) con pads de E/S tolerantes a 5 V.

Diagrama de bloques

fijación

Valores límite

De acuerdo con el Sistema de Calificación Máxima Absoluta (IEC 60134).^[1]

[1] Lo siguiente se aplica a los valores límite:

a) Las tensiones superiores a las enumeradas en Valores límite pueden provocar daños permanentes en el dispositivo.Esta es solo una clasificación de tensión y la operación funcional del dispositivo en estas o en cualquier condición distinta a las descritas en la Sección 8 "Características estáticas" y la Sección 9 "Características dinámicas" de esta especificación no está implícita.

b) Este producto incluye circuitos diseñados específicamente para la protección de sus dispositivos internos de los efectos dañinos de una carga estática excesiva.No obstante, se sugiere que se tomen las precauciones convencionales para evitar aplicar más del máximo nominal.

c) Los parámetros son válidos en el rango de temperatura de funcionamiento a menos que se especifique lo contrario.Todos los voltajes son con respecto a VSS a menos que se indique lo contrario.

[2] Incluida la tensión en las salidas en el modo de 3 estados.

[3] Sólo válido cuando está presente la tensión de alimentación VDD.

[4] No debe exceder los 4,6 V.

[5] La corriente máxima está limitada a 25 veces la corriente máxima correspondiente.

[6] Según el tipo de paquete.

Esquema del paquete

LQFP64: paquete plano cuádruple de perfil bajo de plástico;64 derivaciones;cuerpo 10 x 10 x 1,4 mm SOT314-2

Fig. 5. Esquema del paquete SOT314-2 (LQFP64).