AT28C256-15PU Chip de circuito integrado 256K (32K x 8) EEPROM paralelo paginado

AT28C256-15PU Chip integrado 256K (32K x 8) EEPROM paralelo paginado

Características

Tiempo de acceso de lectura rápida: 150 ns

Operación de escritura de página automática – Dirección interna y pestillos de datos para 64 bytes – Temporizador de control interno

Tiempos de ciclo de escritura rápida – Tiempo de ciclo de escritura de página: 3 ms o 10 ms Máximo – Operación de escritura de página de 1 a 64 bytes

Baja disipación de energía: 50 mA Corriente activa: 200 µA CMOS Corriente en espera

Protección de datos de hardware y software

Sondeo de DATOS para detección de fin de escritura

Tecnología CMOS de alta confiabilidad – Resistencia: 104 o 105 ciclos – Retención de datos: 10 años

Suministro único de 5 V ± 10 %

Entradas y salidas compatibles con CMOS y TTL

Pinout de byte completo aprobado por JEDEC

Rangos completos de temperatura militar e industrial

Opción de embalaje verde (sin Pb/haluro)

1. Descripción

El AT28C256 es una memoria de solo lectura programable y borrable eléctricamente de alto rendimiento.Sus 256K de memoria están organizados en 32.768 palabras por 8 bits.Fabricado con la avanzada tecnología CMOS no volátil de Atmel, el dispositivo ofrece tiempos de acceso de 150 ns con una disipación de energía de solo 440 mW.Cuando se anula la selección del dispositivo, la corriente de espera de CMOS es inferior a 200 µA.Se accede al AT28C256 como una RAM estática para el ciclo de lectura o escritura sin necesidad de componentes externos.El dispositivo contiene un registro de página de 64 bytes para permitir la escritura de hasta 64 bytes simultáneamente.Durante un ciclo de escritura, las direcciones y de 1 a 64 bytes de datos se bloquean internamente, lo que libera el bus de direcciones y datos para otras operaciones.Tras el inicio de un ciclo de escritura, el dispositivo escribirá automáticamente los datos bloqueados utilizando un temporizador de control interno.El final de un ciclo de escritura puede detectarse mediante el Sondeo de DATOS de I/O7.Una vez que se ha detectado el final de un ciclo de escritura, puede comenzar un nuevo acceso para una lectura o escritura.El AT28C256 de Atmel tiene características adicionales para garantizar una alta calidad y capacidad de fabricación.El dispositivo utiliza la corrección de errores internos para una mayor resistencia y mejores características de retención de datos.Un mecanismo de protección de datos de software opcional está disponible para protegerse contra escrituras inadvertidas.El dispositivo también incluye 64 bytes adicionales de EEPROM para identificación o seguimiento del dispositivo.

2. Configuraciones de pines

4. Operación del dispositivo

4.1 Leer

Se accede al AT28C256 como una RAM estática.Cuando CE y OE son bajos y WE es alto, los datos almacenados en la ubicación de memoria determinada por los pines de dirección se afirman en las salidas.Las salidas se ponen en el estado de alta impedancia cuando CE u OE es alto.Este control de doble línea brinda a los diseñadores flexibilidad para evitar la contención de buses en su sistema.

4.2 Escritura de bytes

Un pulso bajo en la entrada WE o CE con CE o WE bajo (respectivamente) y OE alto inicia un ciclo de escritura.La dirección se bloquea en el flanco descendente de CE o WE, lo que ocurra en último lugar.Los datos son bloqueados por el primer flanco ascendente de CE o WE.Una vez que se ha iniciado la escritura de un byte, se cronometrará automáticamente hasta su finalización.Una vez que se ha iniciado una operación de programación y durante la duración de tWC, una operación de lectura será efectivamente una operación de sondeo.

4.3 Escritura de página

La operación de escritura de página del AT28C256 permite escribir de 1 a 64 bytes de datos en el dispositivo durante un solo período de programación interna.Una operación de escritura de página se inicia de la misma manera que una escritura de byte;el primer byte escrito puede ser seguido por 1 a 63 bytes adicionales.Cada byte sucesivo debe escribirse dentro de los 150 µs (tBLC) del byte anterior.Si se supera el límite de tBLC, el AT28C256 dejará de aceptar datos y comenzará la operación de programación interna.Todos los bytes durante una operación de escritura de página deben residir en la misma página según lo definido por el estado de las entradas A6 - A14.Para cada transición WE de alto a bajo durante la operación de escritura de página, A6 - A14 debe ser el mismo.Las entradas A0 a A5 se utilizan para especificar qué bytes dentro de la página se escribirán.Los bytes se pueden cargar en cualquier orden y se pueden modificar dentro del mismo período de carga.Solo se escribirán los bytes que se especifican para escritura;no se produce un ciclo innecesario de otros bytes dentro de la página.

4.4 Sondeo de DATOS

El AT28C256 cuenta con sondeo de DATOS para indicar el final de un ciclo de escritura.Durante un ciclo de escritura de byte o página, un intento de lectura del último byte escrito dará como resultado el complemento de los datos escritos que se presentarán en I/O7.Una vez que se ha completado el ciclo de escritura, los datos verdaderos son válidos en todas las salidas y puede comenzar el siguiente ciclo de escritura.El sondeo de DATOS puede comenzar en cualquier momento durante el ciclo de escritura

4.5 Bit de palanca

Además del Sondeo de DATOS, el AT28C256 proporciona otro método para determinar el final de un ciclo de escritura.Durante la operación de escritura, los intentos sucesivos de leer datos del dispositivo darán como resultado que I/O6 cambie entre uno y cero.Una vez que se haya completado la escritura, I/O6 dejará de alternar y se leerán los datos válidos.La lectura del bit de alternancia puede comenzar en cualquier momento durante el ciclo de escritura.

4.6 Protección de datos

Si no se toman precauciones, pueden ocurrir escrituras inadvertidas durante las transiciones de la fuente de alimentación del sistema host.Atmel ha incorporado funciones de hardware y software que protegerán la memoria contra escrituras inadvertidas.

4.6.1 Protección de hardware

Las funciones de hardware protegen contra escrituras inadvertidas en el AT28C256 de las siguientes maneras: (a) sentido de VCC: si VCC está por debajo de 3,8 V (típico), la función de escritura se inhibe;(b) Retraso en el encendido de VCC: una vez que VCC haya alcanzado los 3,8 V, el dispositivo se apagará automáticamente 5 ms (típico) antes de permitir una escritura;(c) inhibición de escritura: mantener cualquiera de OE bajo, CE alto o WE alto inhibe los ciclos de escritura;y (d) filtro de ruido: los pulsos de menos de 15 ns (típicos) en las entradas WE o CE no iniciarán un ciclo de escritura.

4.6.2 Protección de datos de software

Se ha implementado una función de protección de datos controlada por software en el AT28C256.Cuando está habilitada, la protección de datos de software (SDP) evitará escrituras inadvertidas.El usuario puede habilitar o deshabilitar la función SDP;el AT28C256 se envía desde Atmel con SDP desactivado.

SDP es habilitado por el sistema host emitiendo una serie de tres comandos de escritura;se escriben tres bytes de datos específicos en tres direcciones específicas (consulte el algoritmo de "Protección de datos de software").Después de escribir la secuencia de comandos de 3 bytes y después de tWC, todo el AT28C256 estará protegido contra operaciones de escritura inadvertidas.Cabe señalar que, una vez protegido, el host aún puede realizar una escritura de byte o página en el AT28C256.Esto se hace precediendo a los datos que se escribirán con la misma secuencia de comandos de 3 bytes utilizada para habilitar SDP.

Una vez configurado, SDP permanecerá activo a menos que se emita la secuencia de comando de desactivación.Las transiciones de alimentación no desactivan SDP y SDP protegerá el AT28C256 durante las condiciones de encendido y apagado.Todas las secuencias de comandos deben cumplir con las especificaciones de tiempo de escritura de la página.Los datos en las secuencias de comandos de activación y desactivación no se escriben en el dispositivo y las direcciones de memoria utilizadas en la secuencia se pueden escribir con datos en una operación de escritura de byte o página.

Después de configurar SDP, cualquier intento de escribir en el dispositivo sin la secuencia de comandos de 3 bytes iniciará los temporizadores de escritura internos.No se escribirán datos en el dispositivo;sin embargo, durante la duración de tWC, las operaciones de lectura serán efectivamente operaciones de sondeo.4.7 Identificación del dispositivo Hay 64 bytes adicionales de memoria EEPROM disponibles para el usuario para la identificación del dispositivo.Al aumentar A9 a 12 V ± 0,5 V y usar las ubicaciones de dirección 7FC0H a 7FFFH, los bytes adicionales pueden escribirse o leerse de la misma manera que la matriz de memoria normal.

4.8 Modo de borrado de chip opcional

Todo el dispositivo se puede borrar usando un código de software de 6 bytes.Consulte la nota de la aplicación "Software Chip Erase" para obtener más información.

¡Oferta de venta caliente!