REGISTRO DE CAMBIO DE 8 BITS POWER LOGIC cree cxb 3590 TPIC6C596DRG4

TPIC6C596DRG4 POWER LOGIC REGISTRO DE CAMBIO DE 8 BITS cree cxb 3590

► RDS bajo (encendido) ...7 Ω tipo

► Energía de avalancha...30 mJ

►Ocho salidas de transistor DMOS de potencia de corriente continua de 100 mA

►Capacidad de límite de corriente de 250 mA

►Protección ESD...2500 V

►Voltaje de abrazadera de salida ...33 V

►Cascada mejorada para etapas múltiples

►Todos los registros borrados con una sola entrada

►Bajo consumo de energía

descripción

El TPIC6C596 es un registro de desplazamiento de 8 bits monolítico, de voltaje medio y baja corriente diseñado para usar en sistemas que requieren una carga de energía relativamente moderada, como los LED.El dispositivo contiene una abrazadera de voltaje incorporada en las salidas para protección contra transitorios inductivos.Las aplicaciones del controlador de potencia incluyen relés, solenoides y otras cargas de baja o media tensión.

Este dispositivo contiene un registro de desplazamiento de entrada en serie y salida en paralelo de 8 bits que alimenta un registro de almacenamiento de tipo D de 8 bits.Transferencias de datos a través de los registros de desplazamiento y almacenamiento en el flanco ascendente del reloj de registro de desplazamiento (SRCK) y el reloj de registro (RCK), respectivamente.El registro de almacenamiento transfiere datos al búfer de salida cuando el borrado del registro de desplazamiento (CLR) es alto.Cuando CLR es bajo, se borran todos los registros del dispositivo.Cuando la habilitación de salida (G) se mantiene alta, todos los datos en los búferes de salida se mantienen bajos y todas las salidas de drenaje están desactivadas.Cuando G se mantiene bajo, los datos del registro de almacenamiento son transparentes para los búferes de salida.Cuando los datos en los búferes de salida son bajos, las salidas del transistor DMOS están desactivadas.Cuando los datos son altos, las salidas del transistor DMOS tienen capacidad de disipación de corriente.La salida en serie (SER OUT) sale del dispositivo en el flanco descendente de SRCK para proporcionar tiempo de espera adicional para aplicaciones en cascada.Esto proporcionará un rendimiento mejorado para aplicaciones en las que las señales de reloj pueden estar sesgadas, los dispositivos no están ubicados cerca uno de otro o el sistema debe tolerar la interferencia electromagnética.

Este dispositivo contiene circuitos para proteger sus entradas y salidas contra daños debido a altos voltajes estáticos o campos electrostáticos.Estos circuitos han sido calificados para proteger este dispositivo contra descargas electrostáticas (ESD) de hasta 2 kV según MIL-STD-883C, Método 3015;sin embargo, se recomienda que se tomen precauciones para evitar la aplicación de cualquier voltaje superior a los voltajes nominales máximos a estos circuitos de alta impedancia.Durante el almacenamiento o la manipulación, los cables del dispositivo deben cortocircuitarse o el dispositivo debe colocarse en espuma conductora.En un circuito, las entradas no utilizadas siempre deben conectarse a un nivel de voltaje lógico apropiado, preferiblemente VCC o tierra.Las pautas específicas para el manejo de dispositivos de este tipo se encuentran en la publicación Pautas para el manejo de dispositivos y conjuntos sensibles a descargas electrostáticas (ESDS) disponible de Texas Instruments.

LISTA COMÚN