Chip de circuito integrado CY7C1372D-167AXI SRAM canalizado de 18 Mbit

CY7C1370D

CY7C1372D

SRAM canalizada de 18 Mbit (512 K x 36/1 M x 18) con arquitectura NoBL™

Características

• Compatible con pines y funcionalmente equivalente a ZBT™

• Admite operaciones de bus de 250 MHz con cero estados de espera

— Los grados de velocidad disponibles son 250, 225, 200 y 167 MHz

• Control interno de búfer de salida con temporización automática para eliminar la necesidad de usar OE asíncrono

• Totalmente registrado (entradas y salidas) para operación por tubería

• Capacidad de escritura de bytes

• Fuente de alimentación única de 3,3 V

• Fuente de alimentación de 3,3 V/2,5 VI/O

• Tiempos rápidos de reloj a salida

— 2,6 ns (para dispositivo de 250 MHz)

— 2,8 ns (para dispositivo de 225 MHz)

— 3,0 ns (para dispositivo de 200 MHz)

— 3,4 ns (para dispositivo de 167 MHz)

• Pin de habilitación de reloj (CEN) para suspender la operación

• Escrituras automáticas sincrónicas

• Disponible en paquetes sin plomo 100 TQFP, 119 BGA y 165 fBGA

• Exploración de límites IEEE 1149.1 JTAG

• Capacidad de ráfaga: orden de ráfaga lineal o intercalado

• Opción de modo de suspensión "ZZ" y ​​opción de detener el reloj

descripcion funcional

El CY7C1370D y el CY7C1372D son SRAM de ráfaga canalizadas síncronas de 3,3 V, 512 K x 36 y 1 Mbit x 18 con lógica No Bus Latency™ (NoBL™), respectivamente.Están diseñados para admitir operaciones ilimitadas de lectura/escritura verdaderas consecutivas sin estados de espera.Los modelos CY7C1370D y CY7C1372D están equipados con la lógica avanzada (NoBL) necesaria para permitir operaciones consecutivas de lectura/escritura con transferencia de datos en cada ciclo de reloj.Esta característica mejora drásticamente el rendimiento de los datos en sistemas que requieren transiciones frecuentes de escritura/lectura.El CY7C1370D y el CY7C1372D son compatibles con pines y funcionalmente equivalentes a los dispositivos ZBT.

Todas las entradas síncronas pasan a través de registros de entrada controlados por el flanco ascendente del reloj.Todas las salidas de datos pasan a través de registros de salida controlados por el flanco ascendente del reloj.La entrada de reloj está calificada por la señal de habilitación de reloj (CEN), que cuando se desactiva suspende la operación y extiende el ciclo de reloj anterior.

Las operaciones de escritura están controladas por Byte Write Selects (BW_a–BW_dpara CY7C1370D y BW_a–BW_bpara CY7C1372D) y una entrada de habilitación de escritura (WE).Todas las escrituras se llevan a cabo con un circuito de escritura autocronometrado síncrono en el chip.

Tres habilitaciones de chip síncronas (CE1, CE2, CE3) y una habilitación de salida asíncrona (OE) brindan una fácil selección de banco y control de tres estados de salida.Para evitar la contención del bus, los controladores de salida tienen tres estados sincrónicos durante la porción de datos de una secuencia de escritura.

Diagrama de bloques lógicos-CY7C1370D (512K x 36)

Diagrama de bloques lógicos-CY7C1372D (1 Mbit x 18)

Máximos ratings

(Por encima del cual la vida útil puede verse afectada. Para las pautas del usuario, no probado).

Temperatura de almacenamiento ................................................ ...................–65 °C a +150 °C

Temperatura ambiente con energía aplicada..................................................–55 °C a +125°C

Tensión de alimentación en VDD relativa a GND........................................... –0,5 V a +4,6 V

DC a salidas en Tri-State ............................................... .......... –0,5 V a VDDQ + 0,5 V

Voltaje de entrada de CC .................................................. .........................–0,5 V a VDD + 0,5 V

Corriente en las salidas (BAJA) .................................................. ............................. 20mA

Voltaje de descarga estática ............................................... ............................... > 2001V

(según MIL-STD-883, Método 3015)

Corriente de enclavamiento .............................................. .......................................... > 200mA

Oferta de acciones (venta caliente)