Contador de década síncrono prefijable del BCD, reset asincrónico 74HCT160D, 652
electronics ic chip
,integrated circuit ic
CARACTERÍSTICAS
• Cuenta y carga síncronas
• Cuenta dos permitir las entradas para la conexión en cascada del n-pedazo
• el Positivo-borde accionó el reloj
• Reset asincrónico
• Capacidad de la salida: estándar
• Categoría ICC: MSI
DESCRIPCIÓN GENERAL
Los 74HC/HCT160 son dispositivos de alta velocidad de la Si-puerta Cmos y son perno compatible con la energía baja Schottky TTL (LSTTL). Se especifican de acuerdo con no. estándar 7A de JEDEC.
Los 74HC/HCT160 son los contadores de década prefijables síncronos que ofrecen un interno anticipan para llevar y se pueden utilizar para la cuenta de alta velocidad. La operación síncrona es proporcionada haciendo todos los balanceos registrar simultáneamente en el borde positivo-que va del reloj (CP).
Las salidas (Q0 a Q3) de los contadores se pueden preestablecer a un ALTO o bajo. Un bajo en el paralelo permite la entrada (PE) inhabilita la acción de cuenta y hace los datos en las entradas de datos (D0 a D3) ser cargado en el contador en el borde positivo-que va del reloj (que proporciona que la disposición y llevar a cabo los requisitos del tiempo para el PE está resuelta). La precolocación ocurre sin importar los niveles en la cuenta permite entradas (CEP y CET).
Un bajo en la entrada de reset principal (SR.) fija las cuatro salidas de los balanceos (Q0 a Q3) a bajo sin importar los niveles en las entradas del CP, del PE, del CET y del CEP (que proporcionan así una función clara asincrónica).
Anticipe llevan simplifica la conexión en cascada serial de los contadores. La cuenta permite entradas (CEP y CET) debe ser ALTA contar. La entrada del CET se alimenta adelante para permitir la salida terminal de la cuenta (TC). La salida del TC permitió así producirá un pulso de alto rendimiento de una duración aproximadamente igual a una salida de alto nivel de Q0. Este pulso se puede utilizar para permitir la etapa conectada en cascada siguiente.
La frecuencia de reloj máxima para los contadores conectados en cascada es determinada por el CP al retraso de propagación del TC y el CEP al tiempo puesto del CP, según la fórmula siguiente:
fmax = 1/t P (máximo) (CP al TC) + tSU (CEP al CP)
DESCRIPCIÓN DEL PIN
| PIN NO. | SÍMBOLO | NOMBRE Y FUNCIÓN |
|
1 2 3, 4, 5, 6 7 8 9 10 14, 13, 12, 11 15 16 |
SR. CP D0 a D3 CEP Tierra PE CET Q0 a Q3 TC VCC |
reset principal asincrónico (PUNTO BAJO activo) entrada de reloj (Bajo-a-ALTO, borde-accionado) entradas de datos la cuenta permite la entrada tierra (0 V) el paralelo permite la entrada (el PUNTO BAJO activo) cuenta permitir llevar la entrada salidas del balanceo salida terminal de la cuenta voltaje de fuente positivo |
N74F07N, ACCIÓN NUEVA Y ORIGINAL del chip CI electrónico 602
N74F193N, ACCIÓN NUEVA Y ORIGINAL del chip CI electrónico 602
74ABT240D,602 STOCK NUEVO Y ORIGINAL
| Imagen | parte # | Descripción | |
|---|---|---|---|
|
|
N74F07N, ACCIÓN NUEVA Y ORIGINAL del chip CI electrónico 602 |
Buffer, Non-Inverting 6 Element 1 Bit per Element Open Collector Output 14-DIP
|
|
|
|
N74F193N, ACCIÓN NUEVA Y ORIGINAL del chip CI electrónico 602 |
Counter IC Binary Counter 1 Element 4 Bit Positive Edge 16-DIP
|
|
|
|
74ABT240D,602 STOCK NUEVO Y ORIGINAL |
Buffer, Inverting 2 Element 4 Bit per Element 3-State Output 20-SO
|