Reloj de la onda del cuadrado del almacenador intermediario 2Ch del reloj del ICS del contador de tiempo del reloj de CDC3RL02YFPR/del a-cuadrado del seno
timer ic chip
,time delay ic chip
Reloj de la onda del cuadrado del almacenador intermediario 2Ch del reloj del ICS del contador de tiempo del reloj de CDC3RL02YFPR/del a-cuadrado del seno
Características 1
- Ruido aditivo bajo:
-
– – 149 dBc/Hz en 10-kHz compensaron ruido de la fase
-
– inquietud de la salida de 0,37 picosegundos (RMS)
-
Tarifa de ciénaga limitada de la salida para EMI Reduction (1 - al tiempo de la subida/caída de 5 ns para 10-pF a las cargas 50-pF)
-
Reflexión adaptante de los controles de la etapa de la salida
-
Fuente externamente disponible regulada de la entrada-salida 1.8-V
-
Ultra-pequeño 8 topetón YFP echada WCSP (0,8 milímetros de 0,4 milímetros de × 1,6 milímetros)
2 usos
-
Teléfonos móviles
-
Sistemas de navegación mundial (GPS)
-
LAN inalámbrico
-
Radio de FM
-
WiMax
-
W-BT
Descripción 3
El CDC3RL02 es un almacenador intermediario de dos vías de la fan-hacia fuera del reloj y es ideal para el uso en fin-equipo portátil, tal como teléfonos móviles, que requieren el reloj que protege con capacidades aditivas mínimas del ruido y de la fan-hacia fuera de la fase. Protege un solo reloj principal, tal como un oscilador cristalino compensado temperatura (TCXO) a los periférico múltiples. El dispositivo tiene dos entradas de la petición del reloj (CLK_REQ1 y CLK_REQ2), que permiten una sola salida de reloj.
El CDC3RL02 acepta el cuadrado o ondas sinusoidales en la entrada de reloj principal (MCLK_IN), eliminando la necesidad de un condensador de acoplamiento de la CA. La onda sinusoidal aceptable más pequeña es una señal 0.3-V (de pico a pico). CDC3RL02 se ha diseñado para ofrecer la posición oblicua de canal a canal mínima, la inquietud aditiva de la salida, y el ruido aditivo de la fase. Los almacenadores intermediarios de salida adaptantes de reloj ofrecen ciénaga-tarifa controlada sobre una gama cargada capacitiva ancha que minimice emisiones de la EMI, mantenga integridad de señal, y minimice el sonido causado por reflexiones de la señal en las líneas de la distribución de reloj.
El CDC3RL02 tiene un regulador de voltaje integrado del Bajo-descenso-Hacia fuera (LDO) que acepte voltajes de entrada a partir de 2,3 V a 5,5 V y haga salir 1,8 V, 50 mA. Esta fuente 1.8-V está externamente disponible proporcionar poder regulado a los dispositivos periféricos tales como un TCXO.
El CDC3RL02 se ofrece en un paquete llano de la microprocesador-escala de la oblea de la echada de 0,4 milímetros (WCSP) (0,8 milímetros de × 1,6 milímetros) y se optimiza para el consumo actual espera muy bajo.
Información del dispositivo
|
NÚMERO DE PARTE |
PAQUETE |
TAMAÑO DE CUERPO (NOM) |
|
CDC3RL02 |
DSBGA (8) |
0,80 milímetros de × 1,60 milímetros |
W25N01GVZEIG SLC Nand Flash Memory IC 3V 1G MORDIÓ Winbond TW SPI
PF48F4400P0VBQEK existencias nuevas y originales
Memoria Flash ACCIÓN NUEVA Y ORIGINAL de IC de DSPIC30F3011-30I/PT
ACCIÓN NUEVA Y ORIGINAL DE IR2110PBF
Chip CI de memoria Flash de S25FL032P0XMFI010 SOP8 104MHz
Circuito integrado dual de la memoria de Spi del patio del PEDAZO de destello serial del microprocesador 3V los 8M de W25Q80DVSNIG
Módulo IRF520 de la impulsión PWM Controlador de MOS Tube Field Effect Single-Chip
MAX485, RS485 módulo TTL RS-485 al módulo TTL a 485