Arsenal de puerta programable de la lógica de EP2S180F1020C3N del campo programable del ICS FPGA - Stratix II 8970 IOS de los laboratorios 742
logic integrated circuits
,programmable logic array ic
Arsenal de puerta programable de la lógica de EP2S180F1020C3N del campo programable del ICS FPGA - Stratix II 8970 IOS de los laboratorios 742
Características
-
15.600 a 179.400 LEs equivalente; vea el cuadro 1-1
-
Módulo de lógica adaptante nuevo e innovador (ALM), el básico
la unidad de creación de la arquitectura de Stratix II, maximiza funcionamiento
y eficacia del uso de recurso
-
Hasta 9.383.040 pedazos de RAM (1.172.880 bytes) disponibles fuera
reducción de recursos de la lógica
-
Memoria de TriMatrix que consiste en tres tamaños de bloque de RAM para ejecutar
memoria verdadera del dual-puerto y primeros-hacia fuera almacenadores intermediarios primero en entrar, primero en salir (primero en entrar, primero en salir)
-
Los bloques de alta velocidad de DSP proporcionan la puesta en práctica dedicada de
los multiplicadores (en hasta 450 megaciclos), multiplicar-acumulan funciones, y
filtros finitos de la respuesta de impulso (ABETO)
-
Hasta 16 relojes globales con 24 recursos de sincronización por la región del dispositivo
-
Los bloques de gestión del reloj apoyan la red dinámica del reloj permiten/neutralización,
que permite que las redes del reloj accionen abajo para reducir poder
consumo en modo del usuario
-
Hasta 12 PLLs (cuatro aumentaron PLLs y ocho PLLs rápido) por el dispositivo
proporcione el espectro separado, el ancho de banda programable, el interruptor del reloj encima, la reconfiguración en tiempo real de PLL, y la multiplicación avanzada y defasador
-
Ayuda para los estándares de terminación única y diferenciados numerosos de la entrada-salida
-
Ayuda diferenciada de alta velocidad de la entrada-salida con el conjunto de circuitos de los DPA para 1-Gbps
funcionamiento
-
Ayuda para el autobús de alta velocidad del establecimiento de una red y de las comunicaciones
estándares incluyendo RapidIO paralelo, SPI-4 fase 2 (POS-PHY
Tecnología del nivel 4), de HyperTransportTM, y SFI-4
-
Ayuda para la memoria externa de alta velocidad, incluyendo RDA y DDR2
SDRAM, RLDRAM II, QDR II SRAM, y SDR SDRAM
-
Ayuda para los megafunctions múltiples de la propiedad intelectual de
Funciones de Altera MegaCore® y socios de Altera Megafunction
Megafunctions del programa (AMPPSM)
-
Ayuda para la seguridad del diseño usando bitstream de la configuración
encripción
-
Ayuda para las actualizaciones de la configuración remota
|
Cuadro 1-1. Características de la familia de Stratix II FPGA |
||||||
|
Característica |
EP2S15 |
EP2S30 |
EP2S60 |
EP2S90 |
EP2S130 |
EP2S180 |
|
Limosnas |
6.240 |
13.552 |
24.176 |
36.384 |
53.016 |
71.760 |
|
Tablas de operaciones de búsqueda adaptantes (ALUTs) (1) |
12.480 |
27.104 |
48.352 |
72.768 |
106.032 |
143.520 |
|
LEs equivalente (2) |
15.600 |
33.880 |
60.440 |
90.960 |
132.540 |
179.400 |
|
Bloques de M512 RAM |
104 |
202 |
329 |
488 |
699 |
930 |
|
Bloques de M4K RAM |
78 |
144 |
255 |
408 |
609 |
768 |
|
Bloques de M-RAM |
0 |
1 |
2 |
4 |
6 |
9 |
|
Pedazos totales de RAM |
419.328 |
1.369.728 |
2.544.192 |
4.520.488 |
6.747.840 |
9.383.040 |
|
Bloques de DSP |
12 |
16 |
36 |
48 |
63 |
96 |
|
18-bit multiplicadores mordidos del × 18 (3) |
48 |
64 |
144 |
192 |
252 |
384 |
|
PLLs aumentado |
2 |
2 |
4 |
4 |
4 |
4 |
|
PLLs rápido |
4 |
4 |
8 |
8 |
8 |
8 |
|
Pernos máximos de la entrada-salida del usuario |
366 |
500 |
718 |
902 |
1.126 |
1.170 |
W25N01GVZEIG SLC Nand Flash Memory IC 3V 1G MORDIÓ Winbond TW SPI
PF48F4400P0VBQEK existencias nuevas y originales
Memoria Flash ACCIÓN NUEVA Y ORIGINAL de IC de DSPIC30F3011-30I/PT
ACCIÓN NUEVA Y ORIGINAL DE IR2110PBF
Chip CI de memoria Flash de S25FL032P0XMFI010 SOP8 104MHz
Circuito integrado dual de la memoria de Spi del patio del PEDAZO de destello serial del microprocesador 3V los 8M de W25Q80DVSNIG
Módulo IRF520 de la impulsión PWM Controlador de MOS Tube Field Effect Single-Chip
MAX485, RS485 módulo TTL RS-485 al módulo TTL a 485