D-tipo programable balanceo del ICS Flip Flops Dual Pos-Edge-Trgrd de la lógica de SN74LV74ADR
programmable logic array ic
,programmable computer chip
D-tipo programable balanceo del ICS Flip Flops Dual Pos-Edge-Trgrd de la lógica de SN74LV74ADR
Características 1
- 2-V a la operación de 5.5-V VCC
-
Maximumtpdof8.5nsat5V
-
VOLP típico (despedida de tierra de la salida) <0>
-
VOHV típico (aterrizaje corto) de la salida VOH >2.3VatVCC =3.3V, TA =25°C
-
Operación del voltaje del Mezclado-modo de la ayuda en todos los puertos
-
Operación del modo del Parcial-poder-Abajo de las ayudas de Ioff
-
El funcionamiento del cierre-para arriba excede 250 mA por JESD 17
-
La protección del ESD excede JESD 22
-
– modelo del Humano-cuerpo 2000-V (A114-A)
-
– modelo del Cargar-dispositivo 500-V (C101)
-
2 usos
-
Regulador programable de la lógica (PLC)
-
DCS y PAC: Módulo entrado análogo
-
Receptor AV
-
Fuente de alimentación del servidor
-
STB, DVR, y fluir medios (retírese)
-
Placa madre del servidor
Descripción 3
Este el D-tipo positivo-borde-accionado dual balanceos se diseña para 2-V a la operación de 5.5-V VCC.
Información del dispositivo
|
NÚMERO DE PARTE |
PAQUETE |
TAMAÑO DE CUERPO (NOM) |
|
SN74LV74A |
VQFN (14) |
3,50 milímetros de × 3,50 milímetros |
|
SOIC (14) |
8,65 milímetros de × 3,91 milímetros |
|
|
COMPENSACIÓN (14) |
10,30 milímetros de × 5,30 milímetros |
|
|
SSOP (14) |
6,20 milímetros de × 5,30 milímetros |
|
|
TSSOP (14) |
5,00 milímetros de × 4,40 milímetros |

