Enviar mensaje
Hogar > productos > Chip CI de memoria Flash > Gestión IC PMIC DDR-I de la trayectoria del poder de LP2998MRX/NOPB y registro de la terminación de DDR-II

Gestión IC PMIC DDR-I de la trayectoria del poder de LP2998MRX/NOPB y registro de la terminación de DDR-II

Gestión IC PMIC DDR-I de la trayectoria del poder de LP2998MRX/NOPB y registro de la terminación de DDR-II
Categoría:
Chip CI de memoria Flash
Precio:
Contact us
Forma de pago:
Paypal, Western Union, TT
Especificaciones
Gama del voltaje de salida:
677 milivoltio
Corriente de salida:
1,5 A
Gama de voltaje entrado:
1,35 V a 5,5 V
Corriente entrada:
320 UA
Temperatura de funcionamiento mínima:
- 40 C
Temperatura de funcionamiento máximo:
+ 125 C
Punto culminante:

battery charge management ic

,

power management integrated circuit

Introducción

Gestión IC PMIC DDR-I de la trayectoria del poder de LP2998MRX/NOPB y registro de la terminación de DDR-II

Características 1

  • Dirección de la prueba AEC-Q100 con los resultados siguientes (TAN PowerPAD-8):
  • – Nivel H1C de la clasificación de HBM ESD del dispositivo

  • – Gama de temperaturas de empalme – 40°C a 125°C

  • 1,35 V VDDQ mínimo

  • Fuente y corriente del fregadero

  • Compensación baja del voltaje de salida

  • Ningunos resistores externos requirieron

  • Topología linear

  • Suspenda a la función del Ram (STR)

  • Cuenta componente externa baja

  • Cierre termal

2 usos

  • Voltaje de la terminación de DDR1, de DDR2, de DDR3, y de DDR3L

  • Infotainment automotriz

  • FPGA

  • PC industrial/médica

  • Terminación SSTL-18, SSTL-2, y SSTL-3

  • Terminación de HSTL

Descripción 3

El regulador linear LP2998 se diseña para resolver las especificaciones de JEDEC SSTL-2 y de JEDEC SSTL-18 para la terminación de la memoria DDR-SDRAM y DDR2. El dispositivo también apoya terminación del autobús de DDR3 y de DDR3L VTT con el minuto de VDDQ de V. 1,35. El dispositivo contiene un amplificador operativo de alta velocidad para proporcionar respuesta excelente para cargar transeúntes. La etapa de la salida previene el lanzamiento con el rato que entrega 1,5 los picos actuales y transitorios continuos hasta 3 A en el uso como sea necesario para la terminación de DDR-SDRAM. El LP2998 también incorpora un perno de VSENSE para proporcionar la regulación superior de la carga y una salida de VREF como referencia para el chipset y el DIMMs.

Una característica adicional encontrada en el LP2998 es un perno bajo activo del cierre (SD) que proporciona suspende PARA PEGAR función (del STR). Cuando el SD es bajo tirado la salida de VTT de triple estado proporcionando una alta salida de la impedancia, pero, VREF seguirá siendo activo. Una ventaja de los ahorros del poder se puede obtener en este modo a través de una corriente quieta más baja.

Información del dispositivo

NÚMERO DE PARTE

PAQUETE

TAMAÑO DE CUERPO (NOM)

LP2998

TAN PowerPADTM (8)

4,89 milímetros x 3,90 milímetros

LP2998

SOIC (8)

4,90 milímetros x 3,91 milímetros

LP2998-Q1

TAN PowerPADTM (8)

4,89 milímetros x 3,90 milímetros

Envíe el RFQ
Común:
MOQ:
Contact us