Registro de la terminación de IC PMIC DDR-II de la gestión de la trayectoria del poder de LP2997MRX/NOPB
battery charge management ic
,power management integrated circuit
Registro de la terminación de IC PMIC DDR-II de la gestión de la trayectoria del poder de LP2997MRX/NOPB
CARACTERÍSTICAS
- Fuente y corriente del fregadero
-
Compensación baja del voltaje de salida
-
Ningunos resistores externos requirieron
-
Topología linear
-
Suspenda a la función del Ram (STR)
-
Cuenta componente externa baja
-
Cierre termal
-
Disponible en SOIC-8, TAN paquetes PowerPAD-8
USOS
-
Voltaje de la terminación de DDR-II
-
Circuito típico del uso de la terminación SSTL-18
DESCRIPCIÓN
El regulador linear LP2997 se diseña para resolver las especificaciones de JEDEC SSTL-18 para la terminación de la memoria de DDR-II. El dispositivo contiene un amplificador operativo de alta velocidad para proporcionar respuesta excelente para cargar transeúntes. La etapa de la salida previene el lanzamiento por mientras que entrega picos actuales 500mA y transitorios continuos hasta 900mA en el uso como sea necesario para la terminación de DDR-II SDRAM. El LP2997 también incorpora un perno de VSENSE para proporcionar la regulación superior de la carga y una salida de VREF como referencia para el chipset y el DIMMs.
Una característica adicional encontrada en el LP2997 es un perno bajo activo del cierre (SD) que proporciona suspende PARA PEGAR función (del STR). Cuando el SD es bajo tirado la salida de VTT de triple estado proporcionando una alta salida de la impedancia, pero, VREF seguirá siendo activo. Una ventaja de los ahorros del poder se puede obtener en este modo a través de una corriente quieta más baja.