Microchipes y circuitos integrados del chip CI de CY7C68013A-128AXC

Oferta común (venta caliente)

CY7C68013A/CY7C68014A

CY7C68015A/CY7C68016A

Microcontrolador de EZ-USB FX2LP™ USB

1,0 características (CY7C68013A/14A/15A/16A)

• Velocidad del USB 2.0-USB-IF certificada (TID # 40440111)

• Transmisor-receptor integrado monopastilla del USB 2,0, SIE elegante, y microprocesador aumentado 8051

• Ajuste, forma y función compatibles con el FX2

— Pin-compatible

— Objeto-código-compatible

— Funcional-compatible (FX2LP es un superconjunto)

• Poder ultrabajo: ICC no más que 85 mA en cualquier modo

— Ideal para el autobús y los usos con pilas

• Software: 8051 funcionamientos del código de:

— RAM interno, que se transfiere vía el USB

— RAM interno, que se carga de EEPROM

— Dispositivo de memoria externo (paquete de 128 pernos)

• 16 kilobytes de código/de los datos RAM del en-microprocesador

• Cuatro puntos finales programables de BULK/INTERRUPT/ISOCHRONOUS

— Opciones que protegen: doble, triple, y patio

• (BULK/INTERRUPT) punto final programable adicional de 64 bytes

• 8 - o interfaz de 16 bits de los datos externos

• Medios generación estándar elegante del ECC

• GPIF (interfaz programable general)

— Permite la conexión directa a la mayoría de la interfaz paralela

— Descriptores programables de la forma de onda y registros de la configuración para definir formas de onda

— Las ayudas múltiples alistan las entradas (RDY) y las salidas del control (CTL)

• Integrado, el estándar industrial aumentó 8051

— operación de la CPU 48-MHz, 24-MHz, o 12-MHz

— Cuatro relojes por ciclo de instrucción

— Dos USARTS

— Tres contadores/contadores de tiempo

— Sistema de interrupción ampliado

— Dos indicadores de datos

• operación 3.3V con las entradas tolerantes 5V

• Interrupciones Vectored del USB e interrupciones de GPIF/FIFO

• Almacenadores intermediarios de datos separados para las porciones de la disposición y de los datos de una transferencia de CONTROL

• El regulador integrado de I2C, corre en 100 o 400 kilociclos

• Cuatro FIFOs integrado

— Un coste lógica del pegamento y de sistema más bajo integrados de FIFOs

— Conversión automática a y desde los autobuses de 16 bits

— Operación principal o auxiliar

— Utiliza el reloj externo o estroboscópicos asincrónicos

— Interfaz fácil a ASIC y a DSP ICs

1,1 características (CY7C68013A/14A únicos)

• CY7C68014A: Ideal para los usos con pilas

— Suspenda actual: µA 100 (tipo)

• CY7C68013A: El ideal para la no-batería accionó usos

— Suspenda actual: µA 300 (tipo)

• Disponible en cuatro paquetes sin plomo con hasta 40 GPIOs

— 128 perno TQFP (40 GPIOs), 100 perno TQFP (40 GPIOs),

perno QFN (24 GPIOs) y 56 SSOP de 56-pin (24 GPIOs)

1,2 características (CY7C68015A/16A únicos)

• CY7C68016A: Ideal para los usos con pilas

— Suspenda actual: µA 100 (tipo)

• CY7C68015A: El ideal para la no-batería accionó usos

— Suspenda actual: µA 300 (tipo)

• Disponible en 56 el paquete sin plomo del perno QFN (26 GPIOs)

— 2 más GPIOs que CY7C68013A/14A permitiendo características adicionales en la misma huella

El  de EZ-USB FX2LP de Cypress Semiconductor Corporation's (Cypress) (CY7C68013A/14A) es una versión de baja potencia del  de EZ-USB FX2 (CY7C68013), que es haber integrado altamente, microcontrolador de baja potencia del USB 2,0. Integrando el transmisor-receptor del USB 2,0, el motor de la interfaz en serie (SIE), el microcontrolador aumentado 8051, y un interfaz periférico programable en un solo microprocesador, Cypress ha creado una solución muy rentable que provee de ventajas superiores del tiempo-a-mercado energía baja de permitir el autobús accionó usos.

La arquitectura ingeniosa de los resultados de FX2LP en tasas de transferencia de los datos de más de 53 MBYTEs por segundo, el ancho de banda máximo permitido del USB 2,0, mientras que aún usando un microcontrolador barato 8051 en un paquete tan pequeño como 56 QFN. Porque incorpora el transmisor-receptor del USB 2,0, el FX2LP es más económico, proporcionando una solución más pequeña de la huella que USB 2,0 SIE o puestas en práctica externas del transmisor-receptor. Con EZ-USB FX2LP, el Cypress Smart SIE dirige la mayor parte del USB 1,1 y el protocolo 2,0 en el hardware, liberando el microcontrolador integrado para las funciones específicas a la aplicación y disminuyendo tiempo de desarrollo para asegurar compatibilidad del USB.

El interfaz programable general (GPIF) y Endpoint maestro/satélite primero en entrar, primero en salir (8 - o ómnibus de datos de 16 bits) proporciona un interfaz fácil y glueless a los interfaces populares tales como ATA, UTOPÍA, EPP, PCMCIA, y la mayoría de DSP/processors.

El FX2LP dibuja considerablemente menos actual que el FX2 (CY7C68013), tiene los el código/datos dobles RAM del en-microprocesador y es ajuste, forma y función compatibles con el 56-, los 100-, y los 128 - el perno FX2.

Cuatro paquetes se definen para la familia: 56 SSOP, 56 QFN, 100 TQFP, y 128 TQFP.

2,0 usos

• Video portátil

• Conversión de MPEG/TV

• Módems del DSL

• Interfaz de ATA

• Lectores de tarjetas de memoria

• Dispositivos de la conversión de la herencia

• Cámaras

• Escáneres

• PNA casero

• LAN inalámbrico

• Jugadores MP3

• Establecimiento de una red

“La sección de los diseños de la referencia” del sitio web de Cypress proporciona las herramientas adicionales para los usos típicos del USB 2,0. Cada diseño de la referencia viene completo con fuente del firmware y código de objeto, los diagramas esquemáticos, y documentación. Visite por favor http://www.cypress.com para más información.

Grados máximos absolutos

Temperatura de almacenamiento ............................................................................................ – 65°C a +150°C

Temperatura ambiente con ................................................................... 0°C suministrado poder a +70°C

Voltaje de fuente para moler el potencial ............................................................................ – 0.5V a +4.0V

Voltaje de entrada CC a cualquier Pin entrado ....................................................................................... 5.25V ^[15]

Voltaje de DC aplicado a las salidas en alto estado de Z .................................................. – 0.5V a VCC + 0.5V

Disipación de poder ................................................................................................................. 300 mW

Voltaje de la descarga estática ...................................................................................................... > 2000V

Max Output Current, por puerto de la entrada-salida ............................................................................................. 10 mA

Max Output Current, los cinco puertos de la entrada-salida (128 100 del perno paquetes - y) ........................................ 50 mA

Condiciones de funcionamiento

TA (temperatura ambiente bajo prejuicio) ......................................................................... 0°C a +70°C

Voltaje de fuente ....................................................................................................... +3.15V a +3.45V

............................................................................................................................. De tierra del voltaje 0V

FOSC (oscilador o Crystal Frequency) ................................................................ 24 megaciclos de ± 100 PPM

El ............................................................................................................................... es paralelo a resonante

Bloque diagrama