Codificador-decodificador monolítico del PCM del patio/chips CI electrónicos TP3094V/NOPB, cuatro canales del filtro de la voz

Codificador-decodificador monolítico del PCM del patio/chips CI electrónicos TP3094, cuatro canales del filtro de la voz

Descripción general

El TP3094 es un dispositivo monolítico del codificador-decodificador y del filtro del PCM ejecutado usando una arquitectura del procesamiento de señales digitales. Proporciona cuatro canales de la voz, combinando transmita sintonizado y recibir los filtros de canal de paso bajo con la comprensión-expansión Alaw o los codificadores y los decodificadores del PCM de la m-ley. El dispositivo se fabrica usando el proceso avanzado del Cmos del nacional.

El dispositivo incluye los filtros de la antimelladura y los convertidores del sigma-delta dedicados a cada canal, y por una unidad común del tratamiento de señales que realice toda la filtración restante y el proceso para los cuatro canales.

El TP3094 incluye un interfaz digital flexible del PCM, que permite que el dispositivo sea conectado con los autobuses del PCM de diversos formatos. Puede también ser conectado con otros dispositivos TP3094 en una moda de la cascada, para un sistema con hasta 128 interfaces de los POTES (cuando se utiliza un autobús del PCM 2.048MHz).

Características

• Maneja cuatro canales de la voz

• Sistema completo del codificador-decodificador y del filtro incluyendo: - Transmita y reciba los filtros de canal - Uno-ley o m-ley codificador/decodificador de la comprensión-expansión

• Del poder modo abajo para el bajo consumo de energía

• Compatible a la división de la hora estándar multiplexó el autobús del PCM - el modo mordido 8, la señal del marco de la referencia externa - modo mordido 32, TSA interno, con los TS consecutivos

• Hasta 128 canales (32 dispositivos) pueden ser conectados en cascada

• Uno-ley programable o m-ley - solo reloj de las funciones (comunes para los 4 canales):- de MCLK, automáticamente a elección de 8.192MHz, de 4.096MHz, de 2.048MHz y de 1.536/1.544MHz - Digitaces y modos de prueba de loopback análogo

• Diseñado para los usos del CCITT y de LSSGR

• Sola fuente de alimentación de +5V

• 44 paquete del soporte de la superficie de la ventaja PLCC

• Maximice la densidad del circuito del linecard

• Uso en sede, portador del lazo, y tarjetas de la línea de abonado y del tronco del equipo del PBX

• Gama de temperaturas ancha -40°C de funcionamiento a 85°C

Pin Descriptions

El amo de MCLK (entrada) y el PCM mordieron la entrada de reloj. Deben ser cualquier 1.536MHz/1.544MHz, 2.048MHz, 4.096MHz o 8.192MHz. Su valor se detecta automáticamente internamente en poder para arriba con la entrada válida de la sincronización del marco.

AVCC0, AVCC1

Pernos positivos de la fuente para el conjunto de circuitos análogo. AVCC0 está para el canal 0 y el canal 1. AVCC1 está para el canal 2 y el canal 3.

AVCC0=AVCC1=+5V el ±5%. Estos dos pernos se deben conectar juntos fuera del dispositivo.

AGND0, AGND1

Tierra análoga. Todas las señales analógicas se refieren a AGND0 y a AGND1. AGND0 es la tierra análoga para el canal 0 y el canal 1. AGND1 es la tierra análoga para el canal 2 y el canal 3. Estos dos pernos se deben conectar juntos fuera del dispositivo.

DVCC

Fuente positiva para el conjunto de circuitos digital.

DVCC=+5V el ±5%.

DGND

Tierra de Digitaces. Todas las señales de la lógica se refieren a DGND. Esta tierra tiene que ser conectada con la tierra de otros dispositivos digitales en el nivel de dirección.

Puertos análogos

VXI0-, VXI1-, VXI2-, VXI3- (entradas)

Invirtiendo entradas análogas del transmita los amplificadores de la entrada de canales 0-3. Se refieren a un voltaje interno de la referencia alrededor de 2.4V.

GXO0, GXO1, GXO2, GXO3 (salidas)

Las salidas del transmiten los amplificadores de la entrada de canales 0-3. Se refieren a un voltaje interno de la referencia alrededor de 2.4V

VRO0, VRO1, VRO2, salidas analógicas VRO3 (ouputs) de reciben los amplificadores para los canales 0-3. Se refieren a un voltaje interno de la referencia alrededor de 2.4V

Puerto del PCM

DX (salida)

Transmita la salida de datos del PCM. Los datos seriales del PCM se desplazan hacia fuera en el borde de levantamiento de MCLK durante asignado transmiten la franja horaria. Tristated cuando asignados transmiten la franja horaria no es activo.

TSx (salida)

La salida abierta del dren que pulsa bajo durante asignado transmite franjas horarias (para los cuatro canales).

Dr (entrada)

Reciba la entrada de datos del PCM. Los datos seriales del PCM se desplazan en el dispositivo en el borde que cae de MCLK durante asignado reciben la franja horaria.

FSX0, FSR0 (entradas)

Transmita y reciba las entradas de la sincronización del capítulo para el canal 0. Identifican el principio de un nuevo bastidor en para transmitir y para recibir la dirección. Son señales de la lógica de 8 kilociclos, y deben ser síncronas a MCLK. Se apoyan la sincronización corta y la sincronización larga ambas del capítulo del capítulo. En modo de 32 bits estas señales constituyen la referencia 8kHz para todos los canales. Solamente la sincronización corta del capítulo se apoya en modo de 32 bits.

FSX1, FSR1 (entradas/salidas)

Transmita y reciba las entradas de la sincronización del capítulo para el canal 1.

En modo de 32 bits estos pernos hacer salidas y generar una señal de sincronización del marco con el pedazo pasado de la corriente de 32 bits, para permitir conectar en cascada otro TP3094 en modo de 32 bits. FSX1 es transmite salida del capítulo y FSR1 es recibe salida del capítulo.

FSX2, FSX3, FSR2, FSR3 (entradas)

Transmita y reciba las entradas de la sincronización del capítulo para el canal 2 y 3. Estos pernos se recomiendan para ser conectados con la tierra análoga cuando en modo de 32 bits.

LEY de A/u selecta (entrada)

Ley de A/u selecta. Con esta Uno-ley del perno (+5V) o la u-ley (0V) se selecciona.

PDN0-3 (entrada)

Del poder señales de control abajo. Cada canal tiene un poder dedicado abajo de la entrada. Cuando son activos alto, estos pernos fijaron el modo de la energía baja, cerrando la mayor parte del conjunto de circuitos dedicado a él y reduciendo el consumo de energía. Las salidas analógicas relativas VROi y GXOi, y la salida digital DX se ponen en alta impedancia.

Prueba (entrada)

Los modos de prueba permiten. Cuando es activo (ALTO), así como los pernos de PDNi selecciona uno de los modos de prueba disponibles (véase el texto para una descripción completa de estos modos).

PCMMode (entrada)

Selección de modo del PCM. Cuando esta señal está BAJO (0V), se selecciona el modo de 8 pedazos y cada canal espera que su individuo transmita y reciba la señal del marco. Cuando es ALTO, se selecciona el modo mordido 32; en este modo FSX0 y FSR0 se utilizan como señales que enmarcan y los TS se asignan consecutivamente de estos marcos, a partir de Ch0 a Ch3. En este modo FSX1 y FSR1 se convierten las salidas y producir señales largas de 1 marco del pedazo con el pedazo pasado de la corriente de pedazo 32. Estas señales del capítulo se pueden utilizar para conectar en cascada otro dispositivo en modo mordido 32.

N-F

Pin del filtro anti-ruidos. Para el rechazo óptimo del ruido un condensador 100nF se debe conectar entre este perno y la tierra análoga AGND0.

PT1, PT2, PT3, PT4 (entradas)

Estos pernos son utilizados por nacional para la prueba de fabricación interna. Deben ser conectados con la tierra digital para la operación normal del dispositivo.

NC

Todos los pernos del NC se deben conectar con la tierra análoga más cercana, para reducir la sensibilidad del ruido del dispositivo.