EPM7064LC68-15 ic chip programador Chips IC programables Familia de dispositivos lógicos programables

 
Familia de dispositivos lógicos programables MAX 7000
 
Características
■ Dispositivos lógicos programables (PLD) basados ​​en EEPROM de alto rendimiento basados ​​en la arquitectura MAX® de segunda generación
■ Programabilidad en el sistema (ISP) de 5,0 V a través de la norma IEEE Std.1149.1 Interfaz de grupo de acción de prueba conjunta (JTAG) disponible en dispositivos MAX 7000S: circuitos ISP compatibles con IEEE Std.1532
■ Incluye dispositivos MAX 7000 de 5,0 V y dispositivos MAX 7000S basados ​​en ISP de 5,0 V
■ Circuito de prueba de exploración de límites (BST) JTAG incorporado en dispositivos MAX7000S con 128 o más macroceldas
■ Familia EPLD completa con densidades lógicas que van de 600 a 5000 puertas utilizables
■ Retardos lógicos pin a pin de 5 ns con contrafrecuencias de hasta 175,4 MHz (incluida la interconexión)
■ Dispositivos compatibles con PCI disponibles
■ Opción de salida de drenaje abierto en dispositivos MAX 7000S
■ Flip-flops de macrocélula programables con controles individuales de borrado, preajuste, reloj y habilitación de reloj
■ Modo de ahorro de energía programable para una reducción de más del 50% en cada macrocélula
■ Distribución de términos de producto de expansión configurable, lo que permite hasta 32 términos de producto por macrocelda
■ De 44 a 208 pines disponibles en soporte de chip de plomo J de plástico (PLCC), matriz de rejilla de pines de cerámica (PGA), paquete plano cuádruple de plástico (PQFP), paquete plano cuádruple de alimentación (RQFP) y paquete plano cuádruple de 1,0 mm de espesor (TQFP) paquetes
■ Bit de seguridad programable para protección de diseños patentados
■ Funcionamiento con 3,3 V o 5,0 V
– Operación de interfaz de E/S MultiVoltTM, que permite que los dispositivos se conecten con dispositivos de 3,3 V o 5,0 V (la operación de E/S MultiVolt no está disponible en paquetes de 44 pines)
– Pin compatible con dispositivos de bajo voltaje MAX 7000A y MAX 7000B
■ Funciones mejoradas disponibles en los dispositivos MAX 7000E y MAX 7000S
– Seis señales de habilitación de salida impulsadas por pin o lógica
– Dos señales de reloj global con inversión opcional
– Recursos de interconexión mejorados para mejorar la capacidad de enrutamiento
– Tiempos de configuración de entrada rápidos proporcionados por una ruta dedicada desde el pin de E/S a los registros de macrocelda
– Control de velocidad de giro de salida programable
■ Soporte de diseño de software y colocación y enrutamiento automático proporcionado por el sistema de desarrollo de Altera para PC basadas en Windows y Sun SPARCstation, y estaciones de trabajo HP 9000 Series 700/800
■ Entrada de diseño adicional y soporte de simulación proporcionado por archivos netlist EDIF 2 0 0 y 3 0 0, biblioteca de módulos parametrizados (LPM), Verilog HDL, VHDL y otras interfaces para herramientas EDA populares de fabricantes como Cadence, Exemplar Logic, Mentor Gráficos, OrCAD, Synopsys y VeriBest
■ Soporte de programación
– La unidad maestra de programación (MPU) de Altera y el hardware de programación de otros fabricantes programan todos los dispositivos MAX 7000
– El cable de descarga serial BitBlasterTM, el cable de descarga de puerto paralelo ByteBlasterMVTM y el cable de descarga serial/universal serial bus (USB) MasterBlasterTM programan dispositivos MAX 7000S
 
descripcion funcional
La arquitectura MAX 7000 incluye los siguientes elementos:
■ Bloques de matrices lógicas
■ Macroceldas
■ Términos de productos de expansión (compartibles y paralelos)
■ Conjunto de interconexión programable
■ Bloques de control de E/S
La arquitectura MAX 7000 incluye cuatro entradas dedicadas que se pueden usar como entradas de propósito general o como señales de control global de alta velocidad (reloj, claro y dos señales de habilitación de salida) para cada macrocelda y pin de E/S.La figura 1 muestra la arquitectura de los dispositivos EPM7032, EPM7064 y EPM7096.
 
Figura 1. Diagrama de bloques de dispositivos EPM7032, EPM7064 y EPM7096
 
La Figura 2 muestra la arquitectura de los dispositivos MAX 7000E y MAX 7000S
 
Figura 2. Diagrama de bloques del dispositivo MAX 7000E y MAX 7000S
 
 
Capacidad máxima absoluta del dispositivo MAX 7000 de 5,0 V

Nota:
(1) El voltaje de entrada de CC mínimo en los pines de E/S es de -0,5 V y en los 4 pines de entrada dedicados es de -0,3 V. Durante las transiciones, las entradas pueden llegar a -2,0 V o sobrepasar los 7,0 V para corrientes de entrada inferiores a 100 mA y períodos inferiores a 20 ns.
 
 
Oferta de acciones (venta caliente)