EPM3064ATC44-10N power ic chip ic componentes Chips IC programables Familia de dispositivos lógicos programables

 
Familia de dispositivos lógicos programables MAX 3000A
 
Características
■ Dispositivos lógicos programables (PLD) basados ​​en EEPROM CMOS de alto rendimiento y bajo costo creados en una arquitectura MAX®
■ Programabilidad en el sistema (ISP) de 3,3 V a través de la norma IEEE Std.1149.1 Interfaz de grupo de acción de prueba conjunta (JTAG) con capacidad avanzada de bloqueo de pines: circuitos ISP que cumplen con IEEE Std.1532
■ Circuito de prueba de exploración de límites (BST) incorporado que cumple con IEEE Std.1149.1-1990
■ Funciones ISP mejoradas: – Algoritmo ISP mejorado para una programación más rápida – Bit ISP_Done para garantizar una programación completa – Resistencia pull-up en pines de E/S durante la programación en el sistema
■ PLD de alta densidad que van de 600 a 10 000 puertas utilizables
■ Retardos lógicos pin a pin de 4,5 ns con contrafrecuencias de hasta 227,3 MHz
■ Interfaz de E/S MultiVoltTM que permite que el núcleo del dispositivo funcione a 3,3 V, mientras que los pines de E/S son compatibles con niveles lógicos de 5,0 V, 3,3 V y 2,5 V
■ Recuentos de pines que van de 44 a 256 en una variedad de paquetes planos cuádruples delgados (TQFP), paquetes planos cuádruples de plástico (PQFP), portachips de conductores en J de plástico (PLCC) y paquetes FineLine BGATM
■ Soporte de conexión en caliente
■ Estructura de enrutamiento continuo de matriz de interconexión programable (PIA) para un rendimiento rápido y predecible
■ Rango de temperatura industrial
 
■ Compatible con PCI
■ Arquitectura amigable con el bus que incluye control programable de velocidad de giro
■ Opción de salida de drenaje abierto
■ Flip-flops de macrocélula programables con controles individuales de borrado, preajuste, reloj y habilitación de reloj
■ Modo de ahorro de energía programable para una reducción de energía de más del 50% en cada macrocelda
■ Distribución configurable de término-producto de expansión, que permite hasta 32 términos de producto por macrocelda
■ Bit de seguridad programable para protección de diseños patentados
■ Características arquitectónicas mejoradas, que incluyen: – Señales de habilitación de salida impulsadas por lógica o de 6 o 10 pines – Dos señales de reloj global con inversión opcional – Recursos de interconexión mejorados para mejorar la capacidad de enrutamiento – Control de velocidad de respuesta de salida programable
■ Soporte de diseño de software y colocación y enrutamiento automático proporcionado por los sistemas de desarrollo de Altera para PC basadas en Windows y estaciones Sun SPARC, y estaciones de trabajo HP 9000 Series 700/800
■ Entrada de diseño adicional y soporte de simulación proporcionado por archivos netlist EDIF 2 0 0 y 3 0 0, biblioteca de módulos parametrizados (LPM), Verilog HDL, VHDL y otras interfaces para herramientas EDA populares de otros fabricantes como Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity y VeriBest
■ Compatibilidad con la programación con la unidad de programación maestra (MPU) de Altera, el cable de comunicaciones MasterBlasterTM, el cable de descarga de puerto paralelo ByteBlasterMVTM, el cable de descarga serial BitBlasterTM, así como hardware de programación de otros fabricantes y cualquier probador en circuito que admita pruebas y programación estándar de JamTM Archivos de idioma (STAPL) (.jam), archivos de código de bytes STAPL Jam (.jbc) o archivos de formato de vector serie (.svf)
 
descripcion funcional
La arquitectura MAX 3000A incluye los siguientes elementos:
■ Bloques de matrices lógicas (LAB)
■ Macroceldas
■ Términos de productos de expansión (compartibles y paralelos)
■ Conjunto de interconexión programable (PIA)
■ Bloques de control de E/S
 
La arquitectura del MAX 3000A incluye cuatro entradas dedicadas que se pueden usar como entradas de propósito general o como señales de control global de alta velocidad (reloj, borrado y dos señales de habilitación de salida) para cada macrocelda y pin de E/S.La Figura 1 muestra la arquitectura de los dispositivos MAX 3000A.
 
Figura 1. Diagrama de bloques del dispositivo MAX 3000A
Nota: (1) Los dispositivos EPM3032A, EPM3064A, EPM3128A y EPM3256A tienen seis habilitaciones de salida.Los dispositivos EPM3512A tienen 10 habilitaciones de salida.
 
Clasificación máxima absoluta del dispositivo MAX 3000A

Nota:
(1) El voltaje de entrada de CC mínimo es –0,5 V. Durante las transiciones, las entradas pueden llegar a –2,0 V o sobrepasar los 5,75 V para corrientes de entrada inferiores a 100 mA y períodos inferiores a 20 ns.
 
 
Oferta de acciones (venta caliente)