CY7C1328G-133AXI chip ic electrónico Chip de circuito integrado 4-Mbit (256K x 18) SRAM de sincronización DCD canalizado

CY7C1328G SRAM de sincronización DCD canalizada de 4 Mbit (256 K x 18)

Características

• Entradas y salidas registradas para operación canalizada

• Rendimiento óptimo (deselección de ciclo doble)

— Expansión de profundidad sin estado de espera

• Arquitectura de E/S común de 256 000 × 18

• Fuente de alimentación central de 3,3 V (VDD)

• Fuente de alimentación de 3,3 V/2,5 VI/O (VDDQ)

• Tiempos rápidos de reloj a salida

— 2,6 ns (para dispositivo de 250 MHz)

• Proporcione una tasa de acceso 3-1-1-1 de alto rendimiento

• Contador de ráfagas seleccionable por el usuario compatible con secuencias de ráfagas lineales o intercaladas de Intel® Pentium®

• Luces estroboscópicas de dirección de procesador y controlador separadas

• Escrituras automáticas sincrónicas

• Activación de salida asíncrona

• Disponible en paquete TQFP de 100 pines sin plomo

• Opción de modo de suspensión "ZZ"

descripcion funcional

La SRAM CY7C1328G integra celdas SRAM de 256K x 18 con circuitos periféricos sincrónicos avanzados y un contador de dos bits para operación de ráfaga interna.Todas las entradas sincrónicas están activadas por registros controlados por una entrada de reloj activada por flanco positivo (CLK).Las entradas sincrónicas incluyen todas las direcciones, todas las entradas de datos, habilitación de chip de canalización de direcciones (CE1), habilitación de chip de expansión profunda (CE2 y CE3), entradas de control de ráfaga (ADSC, ADSP y ADV), habilitación de escritura (BW[A: B] y BWE) y escritura global (GW).Las entradas asíncronas incluyen la habilitación de salida (OE) y el pin ZZ.

Las direcciones y las habilitaciones de chips se registran en el flanco ascendente del reloj cuando el Procesador estroboscópico de direcciones (ADSP) o el Controlador estroboscópico de direcciones (ADSC) están activos.Las direcciones de ráfaga subsiguientes se pueden generar internamente según lo controlado por el pin de avance (ADV).

La dirección, las entradas de datos y los controles de escritura se registran en el chip para iniciar un ciclo de escritura cronometrado. Esta parte admite operaciones de escritura de bytes (consulte Descripciones de pines y Tabla de verdad para obtener más detalles).Los ciclos de escritura pueden tener uno o dos bytes de ancho según lo controlen las entradas de control de escritura de bytes.GW active LOW hace que se escriban todos los bytes.Este dispositivo incorpora un registro de habilitación canalizado adicional que retrasa la desactivación de los búferes de salida un ciclo adicional cuando se ejecuta una deselección. Esta función permite una expansión profunda sin penalizar el rendimiento del sistema.

El CY7C1328G funciona con una fuente de alimentación central de +3,3 V, mientras que todas las salidas funcionan con una fuente de alimentación de +3,3 V o +2,5 V.Todas las entradas y salidas son compatibles con el estándar JEDEC JESD8-5.

Máximos ratings

(Por encima del cual la vida útil puede verse afectada. Para las pautas del usuario, no probado).

Temperatura de almacenamiento ................................................ .... –65°C a +150°C

Temperatura ambiente con energía aplicada...................–55 °C a +125 °C

Tensión de alimentación en V_DDRelativo a GND................................ –0,5 V a +4,6 V

Tensión de alimentación en V_DDQRelativo a GND .......................... –0.5V a +V_DD

Voltaje de CC aplicado a las salidas en tri-sta......... –0,5 V a V_DDQ+ 0,5 V

Voltaje de entrada de CC ............................................... ........ –0,5 V a V_DD+ 0,5 V

Corriente en las salidas (BAJA) .................................................. ........... 20mA

Voltaje de descarga estática ............................................... ................ > 2001V

(según MIL-STD-883, Método 3015)

Corriente de enclavamiento .............................................. .......................... > 200mA

Diagrama de bloques funcional

Diagrama de paquete

Oferta de acciones (venta caliente)