Memoria serial automotriz 3V F-RAM de los temporeros 64Kb del microprocesador FM24CL64B-GTR del circuito integrado
integrated circuit ic
,integrated circuit components
FM24CL64B-GTR Temperatura automotriz.Memoria F-RAM de 3 V serie de 64 Kb
Características
RAM no volátil ferroeléctrica de 64 000 bits
Organizado como 8192 x 8 bits
Alta resistencia 10 billones (1013 ) de lectura/escritura
Escrituras NoDelay™
Proceso ferroeléctrico avanzado de alta confiabilidad
Interfaz serial rápida de dos hilos
Frecuencia de bus máxima de hasta 1 MHz
Reemplazo directo de hardware para EEPROM
Admite temporización heredada para 100 kHz y 400 kHz
Bajo consumo de energía
Operación de bajo voltaje 3.0-3.6V
Corriente de espera de 6 μA (+85 °C)
Configuración estándar de la industria
Temperatura automotriz -40C a +125C
Calificado para la especificación AEC Q100
Paquete SOIC “Verde”/RoHS de 8 pines
Descripción
El FM24CL64B es una memoria no volátil de 64 Kbit que emplea un proceso ferroeléctrico avanzado.Una memoria de acceso aleatorio ferroeléctrica o F-RAM no es volátil y realiza lecturas y escrituras como una RAM.Proporciona una retención de datos confiable durante años al mismo tiempo que elimina las complejidades, los gastos generales y los problemas de confiabilidad a nivel del sistema causados por EEPROM y otras memorias no volátiles.El FM24CL64B realiza operaciones de escritura a la velocidad del bus.No se incurre en retrasos de escritura.El siguiente ciclo de bus puede comenzar inmediatamente sin necesidad de sondeo de datos.Además, el producto ofrece una resistencia de escritura de órdenes de magnitud superior a la EEPROM.Además, la F-RAM muestra una potencia mucho menor durante las escrituras que la EEPROM, ya que las operaciones de escritura no requieren un voltaje de fuente de alimentación elevado internamente para los circuitos de escritura.Estas capacidades hacen que el FM24CL64B sea ideal para aplicaciones de memoria no volátil que requieren escrituras frecuentes o rápidas.Los ejemplos van desde la recopilación de datos, donde el número de ciclos de escritura puede ser crítico, hasta los exigentes controles industriales, donde el largo tiempo de escritura de la EEPROM puede provocar la pérdida de datos.La combinación de funciones permite una escritura de datos más frecuente con menos gastos generales para el sistema.El FM24CL64B brinda beneficios sustanciales a los usuarios de EEPROM en serie; sin embargo, estos beneficios están disponibles en un reemplazo directo de hardware.El dispositivo está disponible en un paquete SOIC de 8 pines estándar de la industria que utiliza un protocolo familiar de dos hilos (I2C).El dispositivo está garantizado en el rango de temperatura automotriz de -40 °C a +125 °C.
Configuración de clavijas
Descripción de pines
| Nombre del pin | Tipo | Descripción de pines |
|---|---|---|
| A0-A2 | Aporte | Dirección de selección de dispositivo 0-2: estos pines se utilizan para seleccionar uno de hasta 8 dispositivos del mismo tipo en el mismo bus de dos hilos.Para seleccionar el dispositivo, el valor de la dirección en los dos pines debe coincidir con los bits correspondientes contenidos en la dirección del esclavo.Los pines de dirección se bajan internamente |
| ASD | E/S | Dirección/datos en serie: Este es un pin bidireccional para la interfaz de dos hilos.Es de drenaje abierto y está diseñado para conectarse en OR con otros dispositivos en el bus de dos cables.El búfer de entrada incorpora un disparador Schmitt para inmunidad al ruido y el controlador de salida incluye control de pendiente para bordes descendentes.Se requiere una resistencia pull-up externa. |
| SCL | Aporte | Reloj en serie: el pin del reloj en serie para la interfaz de dos hilos.Los datos se registran fuera de la pieza en el flanco descendente y al dispositivo en el flanco ascendente.La entrada SCL también incorpora una entrada de disparador Schmitt para inmunidad al ruido. |
| WP | Aporte | Protección contra escritura: cuando se vincula a VDD, las direcciones en todo el mapa de memoria estarán protegidas contra escritura.Cuando WP está conectado a tierra, se pueden escribir todas las direcciones.Este pin se tira hacia abajo internamente. |
| VDD | Suministrar | Voltaje de suministro |
| VSS | Suministrar | Suelo |
Descripción general
La FM24CL64B es una memoria F-RAM serie.La matriz de memoria está organizada lógicamente como una matriz de memoria de 8192 x 8 bits y se accede a ella mediante una interfaz de dos hilos estándar de la industria.El funcionamiento funcional de la F-RAM es similar al de las EEPROM seriales.La principal diferencia entre el FM24CL64B y una EEPROM serie con el mismo pinout se relaciona con su rendimiento de escritura superior.
Arquitectura de memoria
Al acceder al FM24CL64B, el usuario se dirige a 8192 ubicaciones cada una con 8 bits de datos.Estos bits de datos se desplazan en serie.Se accede a las direcciones 8192 mediante el protocolo de dos hilos, que incluye una dirección esclava (para distinguir otros dispositivos que no son de memoria) y una dirección de 2 bytes.El decodificador utiliza únicamente los 13 bits inferiores para acceder a la memoria.Los tres bits de dirección superiores deben establecerse en 0 para la compatibilidad con dispositivos de mayor densidad en el futuro.El tiempo de acceso para la operación de la memoria es esencialmente cero más allá del tiempo necesario para el protocolo serial.Es decir, la memoria se lee o escribe a la velocidad del bus de dos hilos.A diferencia de una EEPROM, no es necesario sondear el dispositivo para saber si está listo, ya que las escrituras ocurren a la velocidad del bus.Es decir, en el momento en que se pueda cambiar una nueva transacción de bus a la pieza, se habrá completado una operación de escritura.Esto se explica con más detalle en la sección de interfaz a continuación.Los usuarios esperan varios beneficios obvios del sistema del FM24CL64B debido a su rápido ciclo de escritura y alta resistencia en comparación con EEPROM.Sin embargo, también hay beneficios menos obvios.Por ejemplo, en un entorno de mucho ruido, la operación de escritura rápida es menos susceptible a la corrupción que una EEPROM, ya que se completa rápidamente.Por el contrario, una EEPROM que requiere milisegundos para escribir es vulnerable al ruido durante gran parte del ciclo.Tenga en cuenta que es responsabilidad del usuario asegurarse de que el VDD esté dentro de las tolerancias de la hoja de datos para evitar un funcionamiento incorrecto.
Interfaz de dos hilos
El FM24CL64B emplea un protocolo de bus bidireccional de dos hilos que utiliza pocos pines o espacio en la placa.La Figura 2 ilustra una configuración de sistema típica que usa el FM24CL64B en un sistema basado en microcontrolador.El bus de dos hilos estándar de la industria es familiar para muchos usuarios, pero se describe en esta sección.Por convención, cualquier dispositivo que envíe datos al bus es el transmisor, mientras que el dispositivo de destino de estos datos es el receptor.El dispositivo que controla el bus es el maestro.El maestro es responsable de generar la señal de reloj para todas las operaciones.Cualquier dispositivo en el bus que esté siendo controlado es un esclavo.El FM24CL64B siempre es un dispositivo esclavo.El protocolo de bus está controlado por estados de transición en las señales SDA y SCL.Hay cuatro condiciones que incluyen inicio, parada, bit de datos o reconocimiento.La Figura 3 ilustra las condiciones de la señal que especifican los cuatro estados.Los diagramas de tiempo detallados se muestran en la sección de especificaciones eléctricas.