• Tecnología estática de alto rendimiento del Cmos
  • duración de ciclo de instrucción 25-ns (40 megaciclos)
  • Funcionamiento 40-MIPS
  • Diseño de baja potencia 3.3-V
• De acuerdo con base de la CPU de TMS320C2xx DSP
  • Código-compatible con F243/F241/C242
  • Sistema y módulo de instrucción compatibles con F240
• Opciones de destello (SI) y de la ROM (LC) del dispositivo
  • LF240xA: LF2407A, LF2406A, LF2403A, LF2402A
  • LC240xA: LC2406A, LC2404A, LC2403A, LC2402A
• Memoria del En-microprocesador
  • Hasta 32K redacta x 16 pedazos de EEPROM de destello (4 sectores) o de ROM
  • Característica programable de la “Código-seguridad” para el En-microprocesador Flash/ROM
  • Hasta 2.5K redacta x 16 pedazos de los datos/de programa RAM
    • 544 palabras del Dual-acceso RAM
    • Hasta las palabras 2K del Solo-acceso RAM
• ROM de la bota (dispositivos de LF240xA)
  • Cargador de arranque de SCI/SPI
• Hasta dos módulos del Acontecimiento-encargado (EV) (EVA y EVB), cada uno incluyen:
  • Dos contadores de tiempo de fines generales de 16 bits
  • Ocho canales de 16 bits de la modulación de la anchura de impulso (PWM) que permiten:
    • Control trifásico del inversor
    • Centro o Borde-alineación de los canales de PWM
    • Cierre del canal de la emergencia PWM con el Pin externo de PDPINTx
  • Deadband programable (Deadtime) previene Lanzamiento-por faltas
  • Tres unidades de la captura para Tiempo-sellar de acontecimientos externos
  • Calificador entrado para los pernos selectos
  • Conjunto de circuitos del interfaz del codificador de la posición del En-microprocesador
  • Sincronizado Uno--d a la conversión
  • Diseñado para la inducción de la CA, BLDC, la repugnancia cambiada, y el control de motor de pasos
  • Aplicable para el control múltiple del motor y/o del convertidor
• Interfaz externo de la memoria (LF2407A)
  • 192K redacta x 16 pedazos de memoria total: 64K programa, 64K datos, entrada-salida 64K
• Módulo del contador de tiempo del perro guardián (WD)
• convertidor de analógico a digital 10-Bit (ADC)
  • 8 o 16 multiplexaron los canales entrados
  • 500 ns MIN Conversion Time
  • Secuenciadores gemelos a elección 8-State accionados por dos encargados del acontecimiento
• Módulo 2.0B de Area Network del regulador (PUEDA) (LF2407A, 2406A, 2403A)
• Interfaz de comunicaciones seriales (SCI)
• interfaz periférico serial de 16 bits (SPI) (LF2407A, 2406A, LC2404A, 2403A)
• Fase-Bloqueado-lazo (PLL) - generación de reloj basado
• Hasta 40 individualmente programables, pernos de fines generales multiplexados de la entrada-salida (GPIO)
• Hasta cinco interrupciones externas (protección de la impulsión de poder, reset, dos interrupciones de Maskable)
• Gestión del poder:
  • Tres modos del poder-Abajo
  • Capacidad de accionar abajo cada periférico independientemente
• Emulación Exploración-basada JTAG-obediente en tiempo real, estándar 1149,1 (JTAG) de IEEE
• Las herramientas de desarrollo incluyen:
  • Compilador C del ANSI de Texas Instruments (TI), ensamblador/máquina para hacer chorizos, y ™ de Studio del compositor del código; Depuración
  • Módulos de la evaluación
  • Uno mismo-emulación Exploración-basada (XDS510™;)
  • Ayuda de tercera persona amplia del control de motor de Digitaces
• Opciones del paquete
  • 144-Pin LQFP PGE (LF2407A)
  • 100-Pin LQFP PZ (2406A, LC2404A)
  • 64-Pin TQFP PAG (LF2403A, LC2403A, LC2402A)
  • PÁGINA de 64-Pin QFP (2402A)
• Opciones extendidas de la temperatura (A y S)
  • : – 40°C a 85°C
  • S: – 40°C a 125°C

Acción regular de CM GROUP:

TMS320F2812PGFA

TMS320F28335PGFA

TMS320C6747DZKBT3

TMS320C6416EGLZA6E

TMS320LF2407APGEA

TMS320C6713BPYPA200